基于eda技術的智能函數(shù)發(fā)生器設計-文庫吧
2025-04-24 15:30 本頁面
【正文】 是一門迅速發(fā)展的新技術，涉及面廣，內(nèi)容豐富，理解各異，目前尚無統(tǒng)一的看法。 FPGA（ Field－ Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在 PAL、 GAL、 CPLD 等可 編程器 件的基礎上進一步發(fā)展的產(chǎn)物。它是作為 專用集成電路 （ ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可 編程器 件門電路數(shù)有限的缺點。 FPGA 的開發(fā)相對于傳統(tǒng) PC、單片機的開發(fā)有很大不同。 FPGA 以并行運算為主，以硬件描述語言來實現(xiàn)；相比于 PC 或單片機（無論是馮諾依曼結構還是哈佛結構）的順序操作有很大區(qū)別，也造成了 FPGA 開發(fā)入門較難。目前國內(nèi)有專業(yè)的 FPGA 外協(xié)開發(fā)廠家，如 [北京中科鼎橋 《數(shù)字電子 技術 》 課程設計 3 ZKDQTECH]等。 FPGA 開發(fā)需要從頂層設計、模塊分層、邏輯實現(xiàn)、軟硬件調試等多方面著手。 FPGA 采用了 邏輯單元 陣列 LCA（ Logic Cell Array）這樣 一個概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸入輸出模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個部分。 現(xiàn)場可編程門陣列（ FPGA）是可 編程器 件，與傳統(tǒng)邏輯 電路 和門陣列（如 PAL， GAL 及 CPLD 器件） 相比， FPGA 具有不同的結構。 FPGA 利用小型查找表（ 16 1RAM）來實現(xiàn)組合邏輯，每個查找表連接到一個 D觸發(fā)器 的輸入端，觸發(fā)器再來驅動其他邏輯電路或驅動 I/O，由此構成了既可實現(xiàn)組合邏輯功能又可實現(xiàn)時序邏輯功能的基本 邏輯單元 模塊，這些模塊間利用金屬連線互相連接或連接到 I/O模塊。 FPGA 的邏輯是 通過向內(nèi)部靜態(tài) 存儲單元 加載編程數(shù)據(jù)來實現(xiàn)的，存儲在存儲器單元中的值決定了 邏輯單元 的邏輯功能以及各模塊之間或模塊與 I/O 間的聯(lián)接方式，并最終決定了 FPGA 所能實現(xiàn)的功能， FPGA 允許無限次的編程。 主流的 FPGA 仍是基于查找表技術的，已經(jīng)遠遠超出了先前版本的基本性能，并且整合了常用功能（如 RAM、 時鐘管理和 DSP）的硬核（ ASIC型）模塊。 FPGA 芯片 主 要由 7 部分完成，分別為：可編程輸入輸出單元、基本可編程 邏輯單元 、完整的時鐘管理、嵌入塊式 RAM、豐富的布線資源、內(nèi)嵌的底層功能單元和內(nèi)嵌專用硬件模塊。 《數(shù)字電子 技術 》 課程設計 4 3 總體方案 乒乓游戲機 可由 控制 模塊（ my111）和四個七段譯碼器模塊（ disp0、 dispdisp disp3） 組成。設計框圖如下： 圖 系統(tǒng)框圖 設計思路： （ 1）建立 一 個工程： 核心模塊 和 四個七段譯碼器模塊。分別輸入五 個模塊的 vhdl 代碼并生成原理圖。 （ 2） 在該 個工程 中 ，分別引用（ 1）中的 五個 原理圖，用原理圖完成 乒乓游戲機 的設計。 （ 3）編譯完成后，功能仿真。 （ 4）設計特色功能，并重新下載調試。 （ 5）進一步完善，并拍照和記錄數(shù)據(jù)。 特色功能： ①一局之內(nèi)，任何一方先記滿 11 分比賽結束，同時蜂鳴器報響。 ②在比賽期間，每進 一球，記分牌加一分，同時進球方所對應的 LED 燈發(fā)光工作一次。 《數(shù)字電子 技術 》 課程設計 5 4 五個 模塊原理圖和功能仿真 控制 模塊原理圖和功能仿真 圖 模塊原理圖 圖 模塊功能仿真 說明 : 信號 clk 周期為 2ns， clr 為清零鍵，所以常置 1。 af 為 a方發(fā)球，aj為 a方接球。 bf 為 b 方發(fā)球， bj為 b方接球。 ah、 al 為 a方分數(shù)的高位和低位。 bh、 bl 為 b方分數(shù)的高位和低位。 Shift 為球每移動一位的 LED 燈。 awin 為 a方贏球， bwin 為 b方贏球。 《數(shù)字電子 技術 》 課程設計 6 七段譯碼器 模塊原理圖和功能仿真 圖 器 disp0模塊原理圖 說明：此模塊為數(shù)碼管控制模塊，功能是控制七段數(shù)碼管對轉換后的數(shù)字量進行顯示，使其完成甲方和乙方各自得分記錄顯示。其中 D[3..0]接數(shù)據(jù)轉換模塊的輸出端口 ， Q[6..0]連接七段掃描數(shù)碼管的段輸入 a、b、 c、 d、 e、 f、 g，利用其控制特性在數(shù)碼管上顯示出參加乒乓球游戲的甲乙雙方各自的得分。 圖 模塊 disp0功能仿真 說明 :ah為 a方得分高位， q0[0]q0[6]為一個數(shù)碼管所對應的。 由上面仿真圖可以看出，譯碼模塊完成了對數(shù)據(jù)在數(shù)碼管上正確地顯示。波形符合要求。 《數(shù)字電子 技術 》 課程設計 7 圖 disp1模塊原理圖 圖 disp1功能仿真 說明 :al 為 a 方得分 低 位， q1[0]q1[6]為 第二 個數(shù)碼管所對應的 。 圖 disp2模塊原理圖 《數(shù)字電子 技術 》 課程設計 8 圖 disp2功能仿真 說明 :bh 為 b 方得分高位， q2[0]q2[6]為第三個數(shù)碼管所對應的。 圖 disp3模塊原理圖 圖 disp3功能仿真 說明 :bl 為 b
研究報告相關推薦
鄂ICP備17016276號-1