高速pcb設(shè)計(jì)指南之六-文庫吧
2025-07-31 08:14 本頁面
【正文】 電壓和模擬電源旁路電容的部分應(yīng)首先互動(dòng)布線。完成布線后，具有模擬元件和布線的整個(gè) DSP 要放到距離光收發(fā)器足夠近的地方，充分保證高速模擬差分信號(hào)到 DSP 的布線長度最短、彎曲和過孔最少。差分布局和布線的對(duì)稱性將減少共模噪聲的影響。但是，在布線之前很難預(yù)測布局的最佳方案 (見圖 5)。 要向芯片分銷商咨詢 PCB 排板的設(shè)計(jì)指南。在按照指南設(shè)計(jì)之前，要與分銷商的應(yīng)用工程師充分交流。許多芯片分銷商對(duì)提供高質(zhì)量的布板建議有嚴(yán)格的時(shí)間限制。有時(shí)，他們提供的解決方案對(duì)于使用該器件的 “一級(jí)客戶 ”是可行的。在信號(hào)完整性 (SI)設(shè)計(jì)領(lǐng)域，新器件的信號(hào)完整性設(shè)計(jì)特別重要。根據(jù)分銷商的基本指南并與封裝中每條電源和接地引腳的 特定要求相結(jié)合，就可以開始對(duì)集成了 DSP 和微處理器的 OC48 卡布局布線。 高頻模擬部分的位置和布線確定后，就可以按照框圖中所示的分組方法放置其余的數(shù)字電路。要注意仔細(xì)設(shè)計(jì)下列電路：對(duì)模擬信號(hào)靈敏度高的 CPU 中 PLL 電源濾波電路的位置；本地CPU內(nèi)核電壓調(diào)整器；用于 “數(shù)字 ”微處理器的參考電壓電路。 數(shù)字布線的電氣和制造準(zhǔn)則規(guī)范此時(shí)才可以恰當(dāng)?shù)貞?yīng)用到設(shè)計(jì)之中。前述對(duì)高速數(shù)字總線和時(shí)鐘信號(hào)的信號(hào)完整性的設(shè)計(jì)，揭示出一些對(duì)處理器總線、平衡 Ts 及某些時(shí)鐘信號(hào)布線的時(shí)滯匹配的特殊布線拓?fù)湟?。但是?或許不知道，也有人提出更新的建議，即增加若干端接電阻。 在解決問題的過程中，布板階段做一些調(diào)整是當(dāng)然的事。但是，在開始布線之前，很重要的一步是按照布局方案驗(yàn)證數(shù)字部分的時(shí)序。此時(shí)此刻，對(duì)板卡進(jìn)行完整 DFM/DFT布局復(fù)查將有助于確保該卡滿足客戶的需要。 四、 OC48 卡的數(shù)字布線 對(duì)于數(shù)字器件電源線和混合信號(hào) DSP 的數(shù)字部分，數(shù)字布線要從 SMD 出路圖 (escape patterns)開始。要采用裝配工藝允許的最短和最寬的印制線。對(duì)于高頻器件來說，電源的印制線相當(dāng)于小電感，它將惡化電源噪 聲，使模擬和數(shù)字電路之間產(chǎn)生不期望的耦合。電源印制線越長，電感越大。 采用數(shù)字旁路電容可以得到最佳的布局和布線方案。簡言之，根據(jù)需要微調(diào)旁路電容的位置，使之安裝方便并分布在數(shù)字部件和混合信號(hào)器件數(shù)字部分的周圍。要采用同樣的 “最短和最寬的走線 ”方法對(duì)旁路電容出路圖進(jìn)行布線。 當(dāng)電源分支要穿過連續(xù)的平面時(shí) (如 OC48 接口卡上的 電源層 )，則電源引腳和旁路電容本身不必共享相同的出口圖，就可以得到最低的電感和 ESR 旁路。在 OC48 接口卡這樣的混合信號(hào) PCB 上，要特別注意電源分支的布線。記住，要 在整個(gè)卡上以矩陣排列的形式放置額外的旁路電容，即使在無源器件附近也要放置 (見圖 6)。 電源出路圖確定之后，就可以開始自動(dòng)布線。 OC48 卡上的ATE 測試觸點(diǎn)要在邏輯設(shè)計(jì)時(shí)定義。要確保 ATE 接觸到 100%的節(jié)點(diǎn)。為了以 英寸的最小 ATE 測試探頭實(shí)現(xiàn) ATE 測試，必須保留引出過孔 (breakout via)的位置，以保證電源層不會(huì)被過孔的反面焊盤 (antipads)交叉所隔斷。 如果要采用一個(gè)電源和接地層開口 (split)方案，應(yīng)在平行于 開口的鄰近布線層上選擇偏移層 (layer bias)。在鄰近層上按該開口區(qū)域的周長定義禁止布線區(qū)，防止布線進(jìn)入。如果布線必須穿過開口區(qū)域到另一層，應(yīng)確保與布線相鄰的另一層為連續(xù)的接地層。這將減少反射路徑。讓旁路電容跨過開口的電源層對(duì)一些數(shù)字信號(hào)的布板有好處，但不推薦在數(shù)字和模擬電源層之間進(jìn)行橋接，這是因?yàn)樵肼晻?huì)通過旁路電容互相耦合。 若干最新的自動(dòng)布線應(yīng)用程序能夠?qū)Ω呙芏榷鄬訑?shù)字電路進(jìn)行布線。初步布線階段要在 SMD 出口中使用 英寸大尺寸過孔間距和考慮所使用的封裝類型，后續(xù)布線階段要容許過孔的位置互相靠得比較近，這樣所有工具都能實(shí)現(xiàn)最高的布通 率和最低的過孔數(shù)。由于 OC48 處理器總線采用一種改進(jìn)的星形拓?fù)浣Y(jié)構(gòu)，在自動(dòng)布線時(shí)其優(yōu)先級(jí)最高 (見圖 7)。 總結(jié) OC48 卡布板完成之后要進(jìn)行信號(hào)完整性核查和時(shí)序仿真。仿真證明布線指導(dǎo)達(dá)到預(yù)期的要求并改善了第二層總線的時(shí)序指標(biāo)。最后進(jìn)行設(shè)計(jì)規(guī)則檢查、最終制造的復(fù)查、光罩和復(fù)查并簽發(fā)給制造者，則布板任務(wù)才正式結(jié)束 第二篇 分區(qū)設(shè)計(jì) 摘要：混合信號(hào)電路 PCB 的設(shè)計(jì)很復(fù)雜，元器件的布局、布線以及電源和地線的處理將直接影響到電路性能和電磁兼容性能。本文介紹的地和電源的分區(qū)設(shè)計(jì)能優(yōu)化混合信號(hào)電路的性能。 如 何降低數(shù)字信號(hào)和模擬信號(hào)間的相互干擾呢？在設(shè)計(jì)之前必須了解電磁兼容 (EMC)的 兩個(gè)基本原則 ： 第一個(gè)原則是盡可能減小電流環(huán)路的面積；第二個(gè)原則是系統(tǒng)只采用一個(gè)參考面 。相反，如果系統(tǒng)存在兩個(gè)參考面，就可能形成一個(gè)偶極天線 (注：小型偶極天線的輻射大小與線的長度、流過的電流大小以及頻率成正比 )；而如果信號(hào)不能通過盡可能小的環(huán)路返回，就可能形成一個(gè)大的環(huán)狀天線 (注：小型環(huán)狀天線的輻射大小與環(huán)路面積、流過環(huán)路的電流大小以及頻率的平方成正比 )。在設(shè)計(jì)中要盡可能避免這兩種情況。 有人建議將混合信號(hào)電路板上的數(shù)字地 和模擬地分割開，這樣能實(shí)現(xiàn)數(shù)字地和模擬地之間的隔離。盡管這種方法可行，但是存在很多潛在的問題，在復(fù)雜的大型系統(tǒng)中問題尤其突出。 最關(guān)鍵的問題是不能跨越分割間隙布線 ，一旦跨越了分割間隙布線，電磁輻射和信號(hào)串?dāng)_都會(huì)急劇增加。在 PCB 設(shè)計(jì)中最常見的問題就是信號(hào)線跨越分割地或電源而產(chǎn)生 EMI 問題。 如圖 1 所示，我們采用上述分割方法，而且信號(hào)線跨越了兩個(gè)地之間的間隙，信號(hào)電流的返回路徑是什么呢？假定被分割的兩個(gè)地在某處連接在一起 (通常情況下是在某個(gè)位置單點(diǎn)連接 )，在這種情況下，地電流將會(huì)形成一個(gè)大的環(huán)路。流經(jīng)大 環(huán)路的高頻電流會(huì)產(chǎn)生輻射和很高的地電感，如果流過大環(huán)路的是低電平模擬電流，該電流很容易受到外部信號(hào)干擾。最糟糕的是當(dāng)把分割地在電源處連接在一起時(shí)，將形成一個(gè)非常大的電流環(huán)路。另 外，模擬地和數(shù)字地通過一個(gè)長導(dǎo)線連接在一起會(huì)構(gòu)成偶極天線。 了解電流回流到地的路徑和方式是優(yōu)化混合信號(hào)電路板設(shè)計(jì)的關(guān)鍵。許多設(shè)計(jì)工程師僅僅考慮信號(hào)電流從哪兒流過，而忽略了電流的具體路徑。如果必須對(duì)地線層進(jìn)行分割，而且必須通過分割之間的間隙布線，可以先在被分割的地之間進(jìn)行 單點(diǎn)連接 ，形成兩個(gè)地之間的連接橋，然后通過該連接橋布線。這 樣，在每一個(gè)信號(hào)線的下方都能夠提供一個(gè)直接的電流回流路徑，從而使形成的環(huán)路面積很小。 采用 光隔離器件或變壓器也能實(shí)現(xiàn)信號(hào)跨越分割間隙 。對(duì)于前者，跨越分割間隙的是光信號(hào)；在采用變壓器的情況下，跨越分割間隙的是磁場。還有一種可
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1