多功能信號(hào)發(fā)生器的設(shè)計(jì)_畢業(yè)設(shè)計(jì)-文庫(kù)吧
2025-07-28 16:58 本頁(yè)面
【正文】 的設(shè)計(jì)思路和設(shè)計(jì)方法 ， 體會(huì)使用 EDA綜合過(guò)程中電路設(shè)計(jì)方法和設(shè)計(jì)思路的不同 ，理解層次化設(shè)計(jì)理念 。 2) 熟悉在 Quartus II 環(huán)境中，用文本輸入方式與原理圖輸入方式完成電路的設(shè)計(jì)，同時(shí)掌握使用這兩種方式相結(jié)合的 EDA設(shè)計(jì)思路。 3) 通過(guò)這一部分的學(xué)習(xí)，對(duì) VHDL語(yǔ)言的設(shè)計(jì)方法進(jìn)行進(jìn)一步的學(xué)習(xí)，對(duì)其相關(guān)語(yǔ)言設(shè)計(jì)規(guī)范進(jìn)行更深層次的掌握，能夠更加熟練的做一些編程設(shè)計(jì)。 5 3 設(shè)計(jì)過(guò)程 由于 FPGA/CPLD 只能直接輸出數(shù)字信號(hào)，而多功能信號(hào)發(fā)生器輸出的各種波形均為模擬信號(hào)，因此設(shè)計(jì)信號(hào)發(fā)生器時(shí)，需將 FPGA/CPLD 輸出的信號(hào) 通過(guò) D/A轉(zhuǎn)換電路將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)。多功能信號(hào)發(fā)生器可由信號(hào)產(chǎn)生電路，波形選擇電路和 D/A 轉(zhuǎn)換電路構(gòu)成 ，如下圖所示： 時(shí)鐘信號(hào) 信號(hào)產(chǎn)生電路 波形選擇電路 D/A 轉(zhuǎn)換 波形輸出 選擇信號(hào) 數(shù)控分頻器 三 角 波波 形 數(shù)據(jù) 正 弦 波波 形 數(shù)據(jù) 方 波 波形數(shù)據(jù) 任 意 波形數(shù)據(jù) 數(shù)據(jù)選擇器 波形選擇關(guān) 時(shí)鐘 預(yù)置分頻數(shù)（ 0255） 復(fù)位信號(hào) 8 位數(shù)據(jù) outf 6 圖 1 原理框圖 在原理框圖中，正（余）弦查找表由 ROM構(gòu)成，內(nèi)部存有一個(gè)完整周期正（余）弦波的數(shù)字幅度信息，每個(gè)查找表的地址對(duì)應(yīng)正（余）弦波幅度信號(hào)，同時(shí)輸出到數(shù)模轉(zhuǎn)換器（ DAC）輸入端， DAC輸出的模擬信號(hào)經(jīng)過(guò)低通濾波器（ LPF），可以得到一個(gè)頻譜純凈的正（余）弦波。 當(dāng)輸入端有時(shí)鐘信號(hào)輸入時(shí)，各個(gè)信號(hào)發(fā)生器模塊獨(dú)立運(yùn)行，獨(dú)立存在，發(fā)出各種 信號(hào)，這些信號(hào)作為數(shù)據(jù)選擇器的輸入信號(hào)，在數(shù)據(jù)選擇器的作用下，波形切換到相應(yīng)的模塊輸出，再通過(guò)數(shù)模轉(zhuǎn)換器（ D/A），將通過(guò)示波器顯示出相應(yīng)的波形圖，其程序流程圖如下圖所示： 用 VHDL語(yǔ)言結(jié)合原理圖設(shè)計(jì)實(shí)現(xiàn)一個(gè)函數(shù)信號(hào)發(fā)生器 ,輸出正弦波、方波和三角波三種波形。將頻率控制、分頻、三角波、正弦波、方波發(fā)生 鄧 各個(gè)模塊分別用 VHDL語(yǔ)言編程為一個(gè)子程序 ,并把每一個(gè)模塊轉(zhuǎn)換成圖形文件 ,然后在原理圖編輯框調(diào)用這些圖形模塊 ,連接電路如 上 圖 系統(tǒng)頂層框 圖 所示。通過(guò)按鍵 1 到按鍵 8 控制頻率調(diào)節(jié) f〔 7...0〕 ,用按鍵 按鍵 按鍵 8 控制 dlt、 sin、 sqr波形選通 ,最后把八位輸出接 DAC0832通過(guò) D/A轉(zhuǎn)換 ,從示波器上就能看到波形輸出。按下不同的按鍵輸入信號(hào) 各個(gè)信號(hào)發(fā)生器模塊 開(kāi)始 輸出信號(hào) 數(shù)模轉(zhuǎn)換器（ D/A） 四選一數(shù)據(jù)選擇器 復(fù)位 7 輸出不同的波形及頻率。 （ 1） 數(shù)控分頻器 模塊 在時(shí)鐘的作用下，通過(guò)預(yù)置分頻數(shù) DIN，來(lái)改變輸出頻率。假如分頻系數(shù)為 N，波形存儲(chǔ)模塊存儲(chǔ)一 個(gè)周期的波形，實(shí)驗(yàn)里按照一個(gè)周期波形采樣 64個(gè)點(diǎn)存儲(chǔ)在波形存儲(chǔ)模塊里。則輸出頻率 Nff clkout .64? （ 2） 數(shù)據(jù)存儲(chǔ)模塊 （存 儲(chǔ)波形數(shù)據(jù)） 數(shù)據(jù)存儲(chǔ)模塊主要存的是正弦波 、 三角波、鋸齒波 等一個(gè)周期的 采樣點(diǎn) 。 三角波模塊可設(shè)計(jì)一個(gè)可逆計(jì)數(shù)器實(shí)現(xiàn)，設(shè)計(jì)時(shí)設(shè)置一變量作為工作狀態(tài)標(biāo)志，在此變量為 0時(shí)，當(dāng)檢測(cè)到時(shí)鐘的上升沿進(jìn)行加同一個(gè)數(shù)操作；為 1時(shí)，進(jìn)行減同一個(gè)數(shù)操作。 DA轉(zhuǎn)換采用的 DA0832，輸入有 8 個(gè)數(shù)據(jù)端，范圍是 0 到 255；而 且設(shè)置 64 個(gè)時(shí)鐘周期為一個(gè)三角波周期， 所有每次加、減為 1。 鋸齒波的存儲(chǔ)數(shù)據(jù)與三角波類(lèi)似。 方波可以通過(guò)交替輸出全 0和全 1，并給以 32個(gè)周期的延時(shí)來(lái)實(shí)現(xiàn)。 正弦波 可以 通過(guò)波形變換實(shí)現(xiàn)把 asin 變換成 *)1(cos ?a 的形式進(jìn)行采樣，然后變換成 8位二進(jìn)制碼，存儲(chǔ)在波形存儲(chǔ)器里。 （ 3） 數(shù)據(jù)選擇器模塊 在波形開(kāi)關(guān)的控制下，選擇相應(yīng)的波形輸出?？梢杂?3個(gè)按鍵來(lái)控制波形選擇 8 4 代碼及仿真結(jié)果 的實(shí)現(xiàn) 其 VHDL 代碼如下 ： library ieee。 use 。 use 。 entity fenpin is port(d_mode:in std_logic_vector(3 downto 0)。 clk:in std_logic。 d_out:out std_logic)。 end fenpin。 architecture behav of fenpin is signal full:std_logic。 begin p_reg: process(clk) variable t8:std_logic_vector(3 downto 0)。 begin if clk39。event and clk=39。139。 then if t8=1111 then t8:=d_mode。 full=39。139。 else t8:=t8+1。 full=39。039。 end if。 end if。 end process p_reg。 p_div:process(full) variable t2
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1