【正文】 觸發(fā)器將保持原有的狀態(tài)不變，所以說觸發(fā)器具有“記憶”功能，這是門電路所沒有的。 3．觸發(fā)器的分類 觸發(fā)器按功能分有基本 RS觸發(fā)器、 D 觸發(fā)器、 JK觸發(fā)器、 T 觸發(fā)器， 觸發(fā)器按觸發(fā)方式分有基本觸發(fā)器、電平觸發(fā)器、主從觸發(fā)器、邊沿觸發(fā)器。 電平觸 發(fā)器是指觸發(fā)器的狀態(tài)變化不僅由觸發(fā)信號控制，同時(shí)受時(shí)鐘信號控制。在時(shí)鐘信號高電平或低電平期間，觸發(fā)器的狀態(tài)才由觸發(fā)信號控制。 主從觸發(fā)器是指觸發(fā)器在時(shí)鐘信號高電平期間接收控制信號，下降沿時(shí)刻狀態(tài)發(fā)生變化。 邊沿觸發(fā)器是指觸發(fā)器只在時(shí)鐘信號上升沿或下降沿時(shí)刻接收控制信號并同時(shí)狀態(tài)發(fā)生變化。邊沿觸發(fā)器的抗干擾性能最好。 4．觸發(fā)器 復(fù)位端 和置位端的 功能及使用方法 一般觸發(fā)器和計(jì)數(shù)器都有復(fù)位端和置位端，分別用 RD和 SD（或 DR 和 DS ）表示。若復(fù)位和置位信號為低電平有效，當(dāng)需要直接復(fù)位（置 0）時(shí)，就在 DR 端加低電平；當(dāng)需要直接置位（置 1）時(shí)，就在 DS 端加低電平。若復(fù)位和置位信號為高電平有效，當(dāng)需要直接復(fù)位或置位時(shí)，只要在相應(yīng)復(fù)位端 RD或置位端 SD加第 三 章 觸發(fā)器 高電平信號即可。 復(fù)位和置位方式又分為同步方式和異步方式。 所謂同步方式，是指復(fù)位或置位信號必須與時(shí)鐘信號配合才能實(shí)現(xiàn)相應(yīng)功能。 所謂異步方式，是指只要有復(fù)位或置位信號，無須時(shí)鐘信號配合，就 能實(shí)現(xiàn)相應(yīng)功能。 正常工作時(shí)，應(yīng)使復(fù)位端和置位端處于無效狀態(tài)。 一、基本 RS 觸發(fā)器 1．電路組成 基本觸發(fā)器是指觸發(fā)器的狀態(tài)直接由觸發(fā)信號控制。將兩個(gè)集成與非門的輸出端和輸入端交叉反饋相接，就組成了基本 RS 觸發(fā)器，如 圖 231(a)所示 。 兩個(gè)與非門 G G2；兩個(gè)輸入端 DDSR、 ；兩個(gè)輸出端 Q、 Q ，邏輯狀態(tài)是互補(bǔ)的。 圖 231 基本 RS 觸發(fā)器 2．工作原理 Q端的狀態(tài)為觸發(fā)器的狀態(tài)。 工 作狀態(tài)： 0?Q ， 1?Q 時(shí)觸發(fā)器處于“ 0”態(tài) (穩(wěn)定狀態(tài) )； 01 ?? ， 時(shí)觸發(fā)器處于“ 1”態(tài) (穩(wěn)定狀態(tài) )。 3．邏輯符號 基本 RS觸發(fā)器的邏輯符號如圖 231 (b) 。 4．真值表 表 231 為基本 RS 觸發(fā)器真值表 .。 表 231 基本 RS 觸發(fā)器真值表 DR DS Q 0 1 0 1 0 1 1 1 不變 搶答器的設(shè)計(jì) 0 0 不定 DR —— 置 0 端、 DS —— 置 1 端，均由負(fù)脈沖觸發(fā)，符號 RD、 SD上加了非號，表示低電平有效。 觸發(fā)器的翻轉(zhuǎn)：觸發(fā)器狀態(tài)在外加信號作用下狀態(tài)轉(zhuǎn)換的過程。 觸發(fā)脈沖：能使觸發(fā)器發(fā)生翻轉(zhuǎn)的外加信號。 5．邏輯功能 基本 RS 觸發(fā)器的邏輯功能如下： 當(dāng) 0D?R ， 1D?S 時(shí)，則 )( 10 ?? ； 當(dāng) 1D?R ， 0D?S 時(shí)，則 )( 01 ?? ； 當(dāng) 1D?R ， 1D?S 時(shí)， 則 Q 不變 (Q 不變 )； 當(dāng) 0D?R ， 0D?S 時(shí)，則 Q 不定 (Q 不定 )；這是不允許的。 二、主從 RS觸發(fā)器 1．電路組成 主從 RS觸發(fā)器由主觸發(fā)器和從觸發(fā)器組成，如圖 232 (a)所示。 R 1R S C1 1S DSDRSRCP (a) 邏輯圖 (b) 邏輯符號 圖 232 主從 RS 觸發(fā)器 2．邏輯符號 主從 RS觸發(fā)器的邏輯符號如圖 232 (b)所示。 3．真值表 根據(jù)圖 232 經(jīng)分析可得主從 RS觸發(fā)器的直值表表 232。 表 232 主從 RS 觸發(fā)器的直值表 S R Qn+1 第 三 章 觸發(fā)器 0 0 Qn 0 1 0 1 0 1 1 1 不定 (禁止 ) 4．主從 RS 觸發(fā)器的邏輯功能： 主從 RS觸發(fā)器具有“置 0”、“置 1”、“保持”三個(gè)邏輯功能。 三、主從 JK 觸發(fā)器 1．電路結(jié)構(gòu) 主從 JK觸發(fā)器的電路結(jié)構(gòu)如圖 233 (a)所示。 2．邏輯符號 主從 JK觸發(fā)器的邏輯符號如圖 233 (b)所示。說明：該觸發(fā)器是 CP 下降沿 (負(fù)脈沖 )觸發(fā)有效 (有小圓 圈 )。 圖 233 JK 觸發(fā)器 3．真值表 根據(jù)圖 233 經(jīng)分析可得主從 JK 觸發(fā)器的真值表 233。 表 232 JK 觸發(fā)器真值表 J K 1?nQ 0 0 nQ 1 1 nQ 0 1 0 1 0 1 4．邏輯功能 JK 觸發(fā)器具有置 0、置 保持和翻轉(zhuǎn)四個(gè)邏輯功能。 搶答器的設(shè)計(jì) 四、 D觸發(fā)器 1．電路結(jié)構(gòu) D觸發(fā)器可由 JK觸發(fā)器轉(zhuǎn)換而成，如圖 234 (a)所示，只要在 JK觸發(fā)器的 K 端接一個(gè)非門，再接到 J端，引出一個(gè)控制端 D，即可組成 D觸發(fā)器。圖 234 (b)為 D 觸發(fā)器的邏輯符號。 R 1k S C1 1J 1 R 1D S C1 D (a) 邏輯連接圖 (b) 邏輯符號 圖 234 用 JK觸發(fā)器轉(zhuǎn)換成 D觸發(fā)器 2．真值表 D觸發(fā)器實(shí)際上是 JK觸發(fā)器中 J≠ K 條件下的特殊電路。當(dāng) D=0 時(shí) Qn+1=0（相當(dāng)于 J=0， K=1 時(shí)的情況），當(dāng) D=1 時(shí) Qn+1=1（相當(dāng)于 J=1， K=0 時(shí)的情況）。由此得到 D觸發(fā) 器的真值表 233。 表 233 D觸發(fā)器真值表 D 1?nQ 0 0 1 1 3．邏輯功能 根據(jù)真值表 233 可知， D 觸發(fā)器具有“置 0”和“置 1”的邏輯功能。 五、 T 時(shí)鐘觸發(fā)器 1．電路結(jié)構(gòu) 與 D 觸發(fā)器相似， T 觸發(fā)器也可由 JK 觸發(fā)器轉(zhuǎn)換而成，如圖 235 (a)所示，只要將 JK 觸發(fā)器的 J 端和 K 端，直接連接在一起，引出一個(gè)控制端 T，即可組成 T 觸發(fā)器。圖 235 (b)為 T 觸發(fā)器的邏輯符號。 R 1T S C1 R 1k S C1 1J D (a) 邏輯連接圖 (b) 邏輯符號 圖 235 用 JK觸發(fā)器轉(zhuǎn)換成 T觸發(fā)器 2．真值表 T觸發(fā)器實(shí)際上是 JK觸發(fā)器中 J=K 條件下的特殊電路。當(dāng) T=0 時(shí) Qn+1=Qn（相當(dāng)于 J=K=0 時(shí)的情況），當(dāng) T=1 時(shí) nn ??1 （相當(dāng)于 J=K=1 時(shí)的情況）。由此得第 三 章 觸發(fā)器 到 T 觸發(fā)器的真值表 234。 表 234 T 觸發(fā)器真值表 D 1?nQ 0 Qn 1 nQ 3．邏輯功能 根據(jù)真值表 234 可知， T 觸發(fā)器具有“保持”和“翻轉(zhuǎn)”的邏輯功能。因此 T 觸發(fā)器又稱為可控計(jì)數(shù)型觸發(fā)器。 數(shù)碼寄存器 數(shù)碼寄存器是存儲二進(jìn)制數(shù)碼的時(shí)序電路組件，它具有接收和寄存二進(jìn)制數(shù)碼的邏輯功能。 在實(shí)際的數(shù)字系統(tǒng)中，通常把能夠用來存儲一組二進(jìn)制代碼的同步時(shí)序邏輯電路稱為寄存器。由于觸發(fā)器有記憶功能，因此利用觸發(fā)器可以方便地構(gòu)成寄存器。由于一個(gè)觸發(fā)器能夠存儲一位二進(jìn)制數(shù)碼，所以把 n個(gè)觸發(fā)器的時(shí)鐘端口連接起來就能構(gòu)成一個(gè)存儲 n 位二進(jìn)制碼的寄存器。 圖 239(a)為 74LSl75 外引線排列圖，圖 239(b)所示是由 D觸發(fā)器組成的 4 位集成寄存器 74LSl75 的邏輯電路圖。其中， DR 是異步清零控制端。 D0～D3是并行數(shù)據(jù)輸入端， CP 為時(shí)鐘脈沖端， Q0~Q3是并行數(shù)據(jù)輸出端， 0Q ~ 3Q 是 Q0～Q3的反碼數(shù)據(jù)輸出端。 圖 239(b)所示電路的數(shù)碼接收過程為：將需要存儲的四位二進(jìn)制數(shù)碼送到數(shù)據(jù)輸入端 D0～ D3，在 CP 端送一個(gè) 時(shí)鐘脈沖，脈沖上升沿作用后，四位數(shù)碼并行地出現(xiàn)在四個(gè)觸發(fā)器 Q 端。表 236 為 74LS175 的功能表。 VCC GND 1 2 3 5 6 7 4 8 9 10 11 12 13 14 15 16 Q 3 D 3 D 2 Q 2 CP Q 1 Q 0 D 1 DR7 4 LS 1 7 5 D 0 1Q2Q3Q0Q (a) 外引線排列圖 搶答器的設(shè)計(jì) CP Q 0 R 1D C1 0R 1D C1 1R 1D C1 2R 1D C1 3Q 1 Q 2 Q 3 1 1 D 0 D 1 D 3 FF 0 FF 1 FF 2 FF 3 DR (b) 邏輯圖 圖 239 4位集成寄存器 74LSl75 表 236 74LS175的功能表 清零 時(shí)鐘 輸 入 輸 出 工作模式 CR CP 1D 2D 3D 4D 1Q 2Q 3Q 4Q 0 0 0 0 0 異步清零 1 ↑ 1D 2D 3D 4D 1D 2D 3D 4D 數(shù)碼寄存 1 1 保 持 數(shù)據(jù)保持 1 0 保 持 數(shù)據(jù)保持 鎖存器 一位 D觸發(fā)器只能傳送或存儲一位數(shù)據(jù)，而在實(shí)際工作中往往希望一次傳送或存儲多位數(shù)據(jù)。為此可把多個(gè) D觸發(fā)器的時(shí)鐘輸入端口 CP 連接起來，用一個(gè)公共的控制信號來控制，而各個(gè)數(shù)據(jù)端口仍然是各處獨(dú)立地接收數(shù)據(jù)。這樣所構(gòu)成的能一次傳送或存儲多位數(shù)據(jù)的電路就稱為“鎖存器”。 圖 2310 為 4D鎖 存器 CC4042 的外引線排列圖，表 237為其功能表。 VDD V SS 1 2 3 5 6 7 4 8 9 10 11 12 13 14 15 16 4 Q 3 D 2 Q 1 Q CP CC 40 42 1 D Q 34 D Q 4 3 Q Q 22 D M Q 1 圖 2310 CC4042 是四 D 鎖存器外引線排列圖 CP 為時(shí)鐘輸入端； M 為時(shí)鐘方式控制端。 表 237 CC4042 功能表 CP M D Q Q 第 三 章 觸發(fā)器 L L D D D ↑ L 鎖 存 H H D D D ↓ H 鎖 存 寄存器與鎖存器的區(qū)別：從寄存數(shù)據(jù)的角度來看，寄存器和鎖存器的功能是相同的；它們的區(qū)別在于寄存器是同步時(shí)鐘控制，而鎖存器是電位信號控制?？梢姡拇嫫骱玩i存器具有不同的應(yīng)用場合，主要取決于控制方式以及控制信號和數(shù)據(jù)之間的時(shí)間關(guān)系。若數(shù)據(jù)有效一定滯后于控制信號有效，則只能使用鎖存器；數(shù)據(jù)提前于控制信號到達(dá)并且要求同步操作，則可用寄存器來存放數(shù)據(jù)。 移位寄存器是計(jì)算機(jī)和各種數(shù)字系統(tǒng)中的重要部件，應(yīng)用十分廣泛。例如在串行運(yùn)算器中，需要用移位寄存器把 2進(jìn)制數(shù) 1位 1位地依次送入全加器中進(jìn)行運(yùn)算，運(yùn)算結(jié)果又需 1 位 1 位 地依次存入移位寄存器中。在有些數(shù)字系統(tǒng)中，還經(jīng)常需要進(jìn)行串行數(shù)據(jù)和并行數(shù)據(jù)之間的相互轉(zhuǎn)換、傳送，這些都必須用移位寄存器。 1．單向移位寄存器 (1) 4 位右移寄存器。 圖 2311 為 4位右移寄存器邏輯電路圖，設(shè)移位寄存器的初始狀態(tài)為 0000，串行輸入數(shù)碼 DI=1101，從高位到低位依次輸入。在 4 個(gè)移位脈沖作用后，輸入的 4 位串行數(shù)碼 1101 全部存入了寄存器中。電路的時(shí)序圖如圖 2311 所示，表238為其狀態(tài)表。 QRC11D∧1DC1∧RQ 1DC1∧RQ 1D Q∧RC1Q 0 Q 1 Q 2 Q 3CPCRID串行輸入 串行輸出D 0 D1 D 20FF 1FF 2FF 3FF并 行 輸 出D 3 圖 2310D觸發(fā)器組成的 4位右移寄存器 搶答器的設(shè)計(jì) 2Q1Q0CPQ1 2 3 4 5 6 7 8 93QID 1 1 10 圖 2311圖 2310 電路的時(shí)序圖 表 238右移寄存器的狀態(tài)表 移位脈沖 輸入數(shù)碼 輸 出 CP DI Q0 Q1 Q2 Q3 0 0 0 0 0