【正文】 圖 80C51 單片機功能結構框圖 振蕩器及 時序 OSC 8051CPU 程序存儲器 4KB ROM 數(shù)據(jù)存儲器 256B 2個 16位定時器 /計數(shù)器 64K 總線擴展控制器 可編程 I/O 可編程 全雙工串行口 重慶郵電大學本科畢業(yè)設計（論文） 10 二、 8051 與 80C51 80C51 單片機是在 8051 的基礎上發(fā)展起來的，也就是說在單片機的發(fā)展過程中是先有8051，然后才有 80C51 的。 8051 單片機與 80C51 單片機從外形看是完全一樣的，其指令系統(tǒng)、引腳信號、總線等完全一致（完全兼容），也就是說在 8051 下開發(fā)的軟件完全可以在80C51 上應用，反過來，在 80C51 下開發(fā)的軟件也可以在 8051 上應用 [3]。 這兩種單片機是完全可移植的。 8051 與 80C51 單片機的主要差別就在于芯片的制造工藝上。 80C51 的制造工藝是在 8051 基礎上進行了改進。 8051 系列單片機采用的是 HMOS工藝：高速度、高密度； 80C51 系列單片機采用的是 CHMOS 工藝：高速度、高密度、低功耗；也就是說 80C51 單片機是一種低功耗單片機。 此外，在 80C51 系列芯片中，內部程序存儲器除了 ROM 型和 EPROM 型之外，還有 EEPROM 型，例如 89C51 就是 4KB EEPROM，并且隨著集成技術的提高， 80C51 系列片內程序存儲器的容量也越來越大 ， 目前已有 64KB 的芯片了 。 另外 ， 許多 80C51 芯片的還具有程序存儲器保密機制，以防止應用程序泄露或被復制。 第三節(jié) MCS51 單片機的引腳功能 MCS51 單片機采用 40 引腳的雙列直插封裝（ DIP）方式。圖 左邊為其引腳圖，右邊為為其邏輯符號圖。 在 40 條引腳中，有 2 條專用于主電源的引腳， 2 條外接晶體的引腳，4 條控制引腳， 3 條 I/O 引腳 [2]。 圖 左邊為 MCS51 引腳圖，右邊為 MCS51 單片機邏輯符號圖 重慶郵電大學本科畢業(yè)設計（論文） 11 一、 主電源引腳 Vss 和 Vcc Vcc——芯片電源， 正常操作時 接 +５Ｖ 電源 ； Vss——接地端。 二、 外接晶體引腳 XTAL1 和 XTAL2 XTAL XTAL2——晶體振蕩電路反相輸入端和輸出端。當外接晶體振蕩器時， XTAL1和 XTAL2 分別接在外接晶體兩端。當采用外部時鐘方式時， XTAL1 接地， XTAL2 接外來振蕩信號。 三、 控制引腳 RST/VPD、 ALE/PROG、 PSEN、 EA/Vpp RST/Vpd(9)—— 復位 /備用電源 正常工作時， RST（ Reset）端為復位信號輸入端，只要在該引腳上連續(xù)保持兩個機器周期以上高電平， 80C51 芯片即實現(xiàn)復位操作，復位后一切從頭開始， CPU 從 0000H 開始執(zhí)行指令。 Vpd 功能：在 Vcc 掉電情況下，該引腳可接上備用電源，由 Vpd 向片內供電，以保持片內 RAM 中的數(shù)據(jù)不丟失。 ALE/PROG(30)—— 地址鎖存允許 /片內 EPROM 編程脈沖 ALE 功 能：用來鎖存 P0 口送出的低 8 位地址。 80C51 在并行擴展外存儲器（包括并行擴展 I/O 口）時， P0 口用于分時傳送低 8 位地址和數(shù)據(jù)信號，且均為二進制數(shù)。當 ALE 信號有效時， P0 口傳送的是低 8 位地址信號；ALE 信號無效時， P0 口傳送的是 8 位數(shù)據(jù)信號。在 ALE 信號的下降沿，鎖定 P0 口傳送的內容，即低 8 位地址信號。當 CPU 不執(zhí)行訪問外部數(shù)據(jù)存儲器 時， ALE 以時鐘振蕩頻率 1 / 6 的固定頻率輸出，因此 ALE 信號也可作為外部芯片 CLK 時鐘或其他需要。但是，當 CPU執(zhí)行 MOVX 指令時， ALE 將跳過一個 ALE 脈沖。 ALE 端 可驅動 8 個 LSTTL 門電路。 PROG 功能：片內有 EPROM 的芯片，在 EPROM 編程期間，此引腳 用于 輸入編程脈沖。 PSEN(29)—— 外 ROM 讀選通信號。 80C51 讀外 ROM 時，沒個機器周期內 PSEN 兩次有效輸出。 PSEN 可作為外 ROM 芯片輸出允許 OE 的選通信號。在讀內 ROM 或讀外 RAM 時， PSEN 無效。 外部數(shù)據(jù)存儲器重慶郵電大學本科畢業(yè)設計（論文） 12 是靠 RD 及 WR 信號控制的。 PSEN 可驅動 8 個 LSTTL 門電路。 EA/Vpp — — 內外 ROM 選擇 /片內 EPROM 編程電源 EA 功能：正常工作時， EA 為內外 ROM 選擇端。 80C51 單片機 ROM 尋址范圍為 64KB，其中 4KB 在片內， 60KB 在片外（ 80C31 芯片無內 ROM，全部在片外）。當 EA 保持高電平時，先訪問內 ROM，但當 PC（程序計數(shù)器）值超過 4KB（ 0FFFH）時，將自動轉向執(zhí)行外 ROM 中的程序。當 EA 保持低電平時，則只訪問外 ROM，不管芯片內有否內 ROM。對80C31 芯片，片內無 ROM，因此 EA 必須接地。 Vpp：片內有 EPROM 的芯片，在 EPROM 編程期間，此引腳用于施加編程電 源 Vpp。 四、 輸出輸入 引腳 80C51 共有 4 個 8 位并行 I/O 端口 ,共 32 個引腳 。所有 4 個端口都是雙向口，每個口都包含一個鎖存器，即專用寄存器 P0~P3，一個輸出驅動器和輸入緩沖器。 P0 口 —— 8 位雙向 I/O 口 在不并行擴展外存儲器 (包括并行擴展 I/O 口 )時 ， P0 口可用作雙向 I/O 口。在并行擴展外存儲器 (包括并行擴展 I/O 口 )時 ， P0 口可用于分時傳送低 8 位地址 (地址總線 )和 8 位數(shù)據(jù)信號 (數(shù)據(jù)總線 )。位結構如圖 所示。 P0 口能驅動 8 個 LSTTL 門。 圖 P0 口位結構 P1 口 —— 8 位雙向 I/O 口 8 位準雙向 I/O 口 (“ 準雙向 ” 是指該口內部有固定的上拉電阻 )。 P1 口既可以作為 8 位并行輸入輸出口，又可以作為 8 位輸入 /輸出端。 CPU 既可以對 P1 口進行字操作，又可以進行位操作。 位結構如圖 所示。 P1 口能驅動為 4 個 LSTTL 門。 地址 /數(shù)據(jù) VCC 控制 鎖存器 D CP Q Q MUX V1 V2 引腳 讀鎖存器 寫鎖存器 內部總線 讀引腳 amp。 1 重慶郵電大學本科畢業(yè)設計（論文） 13 圖 P1 口位結構 P2 口 —— 8 位準雙向 I/O 口 在不并行擴展外存儲器 (包括并行擴展 I/O 口 )時 ， P2 口可用作雙向 I/O 口。在并行擴展外存儲 器 (包括并行擴展 I/O 口 )時 ， P2 口可用于傳送高 8 位地址 (屬地址總線 ) ， P2 口能驅動 4 個 LSTTL 門。 P2 口的位結構如圖 所示，引腳上拉電阻同 P1 口。 圖 P2 口位結構 P3 口 —— 8 位準雙向 I/O 口 P3 口具有多種功能。一方面與 P1 口一樣作為一般準雙向輸入 /輸出 接口，具有字節(jié)操作和位操作二種工作方式；另一方面 8 條輸入 /輸出線可以獨立地作為串行輸入 /輸出口和其它控制信號線。 P3 口驅動能力為 4 個 LSTTL 門。 VCC 鎖存器 D CP Q Q 引腳 讀鎖存器 寫鎖存器 內部總線 讀引腳 內部上拉電阻 鎖存器 D CP Q Q 讀鎖存器 寫鎖存器 內部總線 讀引腳 VCC 引腳 內部上拉電阻 1 地址 控制 MUX 重慶郵電大學本科畢業(yè)設計（論文） 14 鎖存器P 3 . XDCP讀鎖存器寫鎖存器內部總線讀引腳V C CP 3 . X引腳內部上拉電阻amp。第二輸出功能第二輸入功能 圖 P3 口 位結構 P3 口 各口線與專用功能： ——RXD： 串行口輸入端 。 ——TXD： 串行口輸出端 。 ——INT0： 外部中斷 0 請求輸入端 。 ——INT1： 外部中斷 1 請求輸入端 ——T0： 定時 /計數(shù)器 0 外部信號輸入端 。 ——T1： 定時 /計數(shù)器 1 外部信號輸入端 。 ——WR： 外 RAM 寫選通信號輸出端 。 ——RD： 外 RAM 讀選通信號輸出端。 上述 4 個 I/O 口 ， 各有各的用途。在不并行擴展外存儲器 (包括并行擴展 I/O 口 )時 ， 4個 I/O 口都可作為雙向 I/O 口用。在并行擴展外存儲器 (包括并行擴展 I/O 口 )時 ， P0 口專用于分時傳送低 8 位地址信號和 8 位數(shù)據(jù)信號 ， P2 口專用于傳送高 8 位地址信號。 P3 口根據(jù)需要常用于第二功能 ， 真正可提供給用戶使用的 I/O 口是 P1 口和一部分未用作第二功能的P3 口端線。 第四節(jié) 中斷 一、 中斷的概念 CPU 在處理某一事件 A 時，發(fā)生了另一事件 B 請求 CPU 迅速去處理（中斷發(fā)生）， CPU暫時中斷當前的工作，轉去處理事件 B（中斷響應和中斷服務），待 CPU 將事件 B 處理完重慶郵電大學本科畢業(yè)設計（論文） 15 畢后，再回到原來事件 A 被中斷的地方繼續(xù)處理事件 A（中斷返回），這一過程稱為中斷 ，如 下 圖 。 主程序斷 點響 應 中斷 請 求返 回 主 程序中斷服務程序繼續(xù)執(zhí)行主程序 圖 中斷流程 引起 CPU 中斷的根源，稱為中斷源。中斷源向 CPU 提出的中斷請求。 CPU 暫時中斷原來的事務 A，轉去處理事件 B，對事件 B 處理完畢后，再回到原來被中斷的地方（即斷點），稱為中斷返回。實現(xiàn)上述中斷功能的部件稱為中斷系統(tǒng)（中斷機構）。見下圖 。 圖 中斷系統(tǒng) 二、 8051 中斷系統(tǒng)結構 80C51 的中斷系統(tǒng)有 5 個中斷源 （ 8052 有 6 個） ， 2 個優(yōu)先級，可實現(xiàn)二級中斷嵌套 。4 個用于中斷控制的寄存器 IE、 IP、 TCON 和 SCON——用于控制中斷的類型、中斷 的開 /關和各種中斷源的優(yōu)先級別。 5 個中斷源有兩個中斷優(yōu)先級，每個中斷源可以編程為高優(yōu)先級或低優(yōu)先級中斷，可以實現(xiàn)二級中斷服務程序的嵌套。 8051 單片機中斷系統(tǒng)的結構如 圖 所示。 重慶郵電大學本科畢業(yè)設計（論文） 16 圖 中斷系統(tǒng)結構 中斷源 8051 單片機的 5 個中斷源包括： 0INT 、 1INT 引 腳輸入的外部中斷源，三個內部中斷源（定時器 T0、 T1 的一處中斷源和串行 口的發(fā)送 /接受中斷源）。 (1)、 IT0() 外部中斷 0( 0INT )觸發(fā)方式控制位。 IT0=0 時，外部中斷 0 程控為 電平觸發(fā)方式； IT0=1時外部中斷 0 為邊沿觸發(fā)方式。 當 CPU 檢測到 引腳上出現(xiàn)有效的中斷信號時，中斷標志 IE0()置 1，向 CPU 申請中斷。 (2)、 IT1() 外部中斷 1( 1INT )請求類型控制位。 IT1=0 時，外部中斷 1 程控為電平觸發(fā)方式； IT1=1時外部中斷 1 為邊沿觸發(fā)方式。 當 CPU 檢測到 引腳上出現(xiàn)有效的中斷信號時，中斷標志 IE1()置 1， 向 CPU 申請中斷。 (3)、 TF0（ ） 片內定時 /計數(shù)器 T0 溢出中斷 申請位 ， TF0 實際上是 T0 中斷觸發(fā)器的一個輸出端。 T0被允許計數(shù)以后，從初值開始加 1 計數(shù)，當產(chǎn)生溢出時置 TF0=1，向 CPU 請求中斷，直到CPU 響應該中斷時才由硬件清 0。 (4)、 TF1（ ） 重慶郵電大學本科畢業(yè)設計（論文） 17 片內定時 /計數(shù)器 T1 溢出中斷申請位。定時器 T1 被允許計數(shù)后，從初值開始加 1 計數(shù)，當產(chǎn)生溢出時置 TF1=1，向 CPU 請求中斷， 直到 CPU 響應該中斷時才由硬件清 0。 (5)、 RI（ ）或 TI（ ） 串行口中斷請求標志 位 。當串行口接收完一幀串行數(shù)據(jù)時置位 RI 或當串行口發(fā)送完一幀串行數(shù)據(jù)時置位 TI，向 CPU 申請中斷。 中斷控制 (1)、 中斷允許控制寄存器 IE 特殊功能寄存器 IE 為中斷允許寄存器，控制 CPU 對中斷系統(tǒng)所有中斷以及某個中斷源的開放和屏蔽（禁止），以及每個中斷源是否允許中斷。其格式為： EX0()： 外部中斷 0 允許位； ET0()： 定時 /計數(shù)器 T0 中斷允許位； EX1()： 外 部中斷 0 允許位； ET1()： 定時 /計數(shù)器 T1 中斷允許位； ES（ )： 串行口中斷允許位； EA ()： CPU 中斷允許（總允許）位。 (2)、