【正文】 May exhibit poor flux cancellation?以下是 6 layer PCB StackUp Ex:L1: Signal1L2: GroundL3: Signal2 L4: PowerL5: Ground/SignalL6: Signal3?以下是 8 layer PCB StackUp Ex:L1: Signal1L2: GroundL3: Signal2 L4: GroundL5: PowerL6: Signal3L7: GroundL8: Signal4?Note:L3:Signal2,也可走 VcoreL4:Ground,可走 Vcore/SignalL6:Signal,走 GateBU5SYSRD1Core Technology Dept. 2 (Power Dept.)ConfidentialPartition Layers Phase/Vcc/GNDBU5SYSRD1Core Technology Dept. 2 (Power Dept.)ConfidentialPartition Layers Phase/Vcc/GND? 說明 :Snubber及 L/S MOSFETs之GND為 雜訊源，不得與其共用；尤其 是 VGA訊號(hào)線，不得接近此GND!Snubber及 L/S MOSFETs之 GND? 說明 :Phase 與周圍的信號(hào)線要距離20mil(moat)!BU5SYSRD1Core Technology Dept. 2 (Power Dept.)ConfidentialPartition Layers Phase/Vcc/GND? 說明 :–除了 Phase之 Power 層切割 moat線 為20mil以外（因 為 Phase之線距 為 20mil），其餘切割線之線寬請(qǐng)依據(jù) RD2 EE準(zhǔn)則。–Phase在 TOP之 shape，必須與 Power層切割線一致。 (僅能以 Core為 分界 ,決定 Phase下面是否可走線 )–Phase shape保持完整性，不可一分 為 二。–下圖的 Vias擋 住了 Snubber path!戒之 !? 說明 :–利用適當(dāng)?shù)那懈罹€，可控制電流路徑，使I/P Cap的 ripple current均勻分?jǐn)偂（C+1P8V_DUAL_VIN、+12V_VCORE_VIN驅(qū)動(dòng)訊號(hào)或 +SW1_VIN必須離訊號(hào)線 15mil(moat)以上距離。BU5SYSRD1Core Technology Dept. 2 (Power Dept.)ConfidentialPartition Layers Phase/Vcc/GND? 說明 :–Intel DT Remend for CPU Socket Partition shape:?Layer1: Vcore?Layer2: Vss(GND)?Layer3: Vss(GND)?Layer4: Vcore–原則上，須使等效的 ESL最小 (Vcore layers = Vss layers)。? 說明 :–Controller 及 Driver必須參考到 GND, Ex:Vcore driver and controller, APW7102, RT8105, ISL6227… 。BU5SYSRD1Core Technology Dept. 2 (Power Dept.)ConfidentialPartition Layers Phase/Vcc/GND? 說明 :–Driver之 GND pin為 雜訊源，不得與其共用；尤其是 VGA訊號(hào)線，不得接近此 GND。L/S :IPD09N03LAGL/S :IPD13N03LAGVcc: 12V 5V? 說明 :–Controller w/ Driver的 GND(ex: ISL6312,…) ，不建議分 AGND與 dDGND。除非廠商特定要求，否則一律與 GND Layer相接。–reference voltage 是在 pin 1 to pin 2, 所以 R798必須靠近 U87–並直接連到 pin1 與 為 R799,擺在 U87,routing時(shí)請(qǐng)使用約 8 mils的 trace–R799 此元件的 Placement需靠近 CE59否則 trace需拉至 CE59或負(fù)載端 (可加 ShortPin) ,不要直接下 GND plane。BU5SYSRD1Core Technology Dept. 2 (Power Dept.)ConfidentialTrace and Partition Trace width and Group distanceBU5SYSRD1Core Technology Dept. 2 (Power Dept.)ConfidentialTrace and Partition Trace width and Group distance? 說明 :–Power RD 會(huì)將線寬標(biāo)於 name 字尾分別 為 _A, _B, _C… ，所標(biāo)示的線寬定義對(duì)照如下： （ Layout Dept可依據(jù)此規(guī)則，設(shè)定線寬） 。?5mil: name?10mil: name_A?15mil: name_B?20mil: name_C?25mil: name_D?30mil: name_E–一般而言， name 字尾未標(biāo)示即 為 5mil，但需鋪 shape除外。–Ex:Phase, Vin, +XXX…? 說明 :–Gate驅(qū)動(dòng)訊號(hào)，必須離訊號(hào)線 15mil以上距離。–Gate訊號(hào)線，路徑每拉長(zhǎng) 3cm，就必須增加 5mil線寬BU5SYSRD1Core Technology Dept. 2 (Power Dept.)ConfidentialTrace and Partition Trace width and Group distance? 說明 :–Vout Sense of Vcore 兩線並排、緊鄰，兩線相距 5~10mil。避免換層。–與自己的 Group的線距 15mil以上。–與非自己的 Group的線距 20mil以上。? 說明 :–Single Switch Vout Sense。–與自己的 Group的線距 15mil以上。–與非自己的 Group的線距 20mil以上。–請(qǐng)由電容端或負(fù)載端拉回BU5SYSRD1Core Technology Dept. 2 (Power Dept.)ConfidentialTrace and Partition Trace width and Group distance? 說明 :–Vcore/Switching current sense trace圖例。–Note: Current Sense請(qǐng)繞行 choke下方BU5SYSRD1Core Technology Dept. 2 (Power Dept.)ConfidentialTrace and Partition Trace width and Group distance? 說明 :NTC Sense–兩線並排、緊鄰，兩線相距 5~10mil。避免換層！–與自己的 Group的線距 15mil以上。–與非自己的 Group的線距 20mil以上。–下圖的 ShortPin位置不恰當(dāng) ,戒之 !BU5SYSRD1Core Technology Dept. 2 (Power Dept.)ConfidentialTrace and Partition Noise source and sensitive circuitBU5SYSRD1Core Technology Dept. 2 (Power Dept.)ConfidentialTrace and Partition Noise source and sensitive circuit? 說明 : Noise Source 雜訊源 : –Pulse current: I/P Cap,LS and HS–Voltage Spike: Phase–Flux: I/P choke and L? 說明 :易被干擾線路–Vout Sense:FB_JP1_A, FB_JP2_A, Vcore, +1P8V_DUAL_SENSE, SW1_SENSE…–Current Sense (Vcore DCR current sense, OCP current sense)。–NTC thermal Sense。–Controller signal。–Layout 原則：?與自己的 Group 線距 15mil 以上?與非自己的 Group 線距 20mil 以上（尤其是 EE數(shù)位訊號(hào)）。LC LoadL/S QH/S QVinI/P chokeVGHVGLBU5SYSRD1Core Technology Dept. 2 (Power Dept.)ConfidentialTrace and Partition