數(shù)字電子技術(shù)－第10章(已改無錯字)
2023-01-20 16:53:31 本頁面
【正文】 件及應(yīng)用 通用邏輯塊 (即 Generic Logic Block，簡稱 GLB)，是 ispLSI / pLSI 芯片內(nèi)部的基本邏輯單元，是最關(guān)鍵的部件，系統(tǒng)的邏輯功能主要由它來實現(xiàn) 。 GLB 的 結(jié) 構(gòu) 框 圖與 陣列控 制 邏 輯乘積項 共享陣列來自 GRP的輸入乘積項復(fù)位時鐘直接輸入 輸出到 GRP、 ORP 或 I/O四輸出 邏輯宏單元216 2044 一個 GLB 的功能相當于半個 GAL16V8，但比GAL 更強。 1016 有 16 個 GLB(A0 ~ A7 和 B0 ~ B7 )。EXIT 可編程邏輯器件及應(yīng)用MODE/IN 2全局布線區(qū)(GRP) isp1016 結(jié) 構(gòu) 框 圖Y0A0IN 3I/O 0I/O 1I/O 2SDO/IN 1SDI/IN 0ispEN/NCI/O 3I/O 4I/O 5I/O 6I/O 7I/O 8I/O 9I/O 10I/O 11I/O 12I/O 13I/O 14I/O 15I/O 31I/O 30I/O 29I/O 28I/O 37I/O 36I/O 25I/O 24I/O 23I/O 22I/O 21I/O 20I/O 19I/O 18I/O 17I/O 16輸出布線區(qū)輸入總線輸出布線區(qū)輸入總線CLK0CLK1CLK2IOCLK0IOCLK1時鐘分配網(wǎng)絡(luò)A1A2A3A4A5A6A7B0B1B2B3B4B5B6B7SCLK/Y2Y1GLB 全局布線區(qū) (又稱集總布線區(qū)，即 Global Routing Pool，簡稱 GRP)，是可編程連線網(wǎng)絡(luò)，通過它可將芯片內(nèi)所有邏輯塊及 IOC 相互連接 。 輸出布線區(qū) (即 Output Routing Pool ，簡稱 ORP)，它是能實現(xiàn) GLB 和 IOC 之間互連的可編程互連陣列 。 輸入總線的主要作用是把 IOC 的輸入信號送到 GRP 。EXIT 可編程邏輯器件及應(yīng)用MODE/IN 2全局布線區(qū)(GRP) isp1016 結(jié) 構(gòu) 框 圖Y0A0IN 3I/O 0I/O 1I/O 2SDO/IN 1SDI/IN 0ispEN/NCI/O 3I/O 4I/O 5I/O 6I/O 7I/O 8I/O 9I/O 10I/O 11I/O 12I/O 13I/O 14I/O 15I/O 31I/O 30I/O 29I/O 28I/O 37I/O 36I/O 25I/O 24I/O 23I/O 22I/O 21I/O 20I/O 19I/O 18I/O 17I/O 16輸出布線區(qū)輸入總線輸出布線區(qū)輸入總線CLK0CLK1CLK2IOCLK0IOCLK1時鐘分配網(wǎng)絡(luò)A1A2A3A4A5A6A7B0B1B2B3B4B5B6B7SCLK/Y2Y1GLB 輸入輸出單元 (即 I/O Cell，簡稱 IOC)，它具有輸入、輸出和雙向 I/O 三種模式，每一種模式又有多種不同方式，可通過編程來進行選擇 。 1016 共有 32 個 IOC 。 時鐘分配網(wǎng)絡(luò) (即 Clock Distribution Network，簡稱 CDN)的作用是通過編程提供各部分所需的時鐘。其輸入信號由 3 個外時鐘輸入端 (Y0 ~ Y2)和一個可由用戶定義的內(nèi)部時鐘輸入端提供 。EXIT 可編程邏輯器件及應(yīng)用主要要求： 了解用 PLD 實現(xiàn)邏輯函數(shù)的原理。 了解用 PLD 設(shè)計邏輯電路的基本方法。 可編程邏輯器件的應(yīng)用EXIT 可編程邏輯器件及應(yīng)用 ( 一 ) PLD 的簡單應(yīng)用舉例C B AL1L2 L0 用 PLD 實現(xiàn)邏輯函數(shù)L2 = ABC + ABC + ABC + ABCL1 = BC + BCL0 = BC + BC 通過對與陣列編程可得到所需乘積項?！? 通過對或陣列編程得到所需乘積項之和?！ ∮捎谌魏我粋€組合邏輯函數(shù)均可表示為標準與或式，因此，理論上可用 PLD 實現(xiàn)任何組合邏輯函數(shù)。 (一 ) PLD 的簡單應(yīng)用舉例EXIT 可編程邏輯器件及應(yīng)用 ( 二 ) PLD 的應(yīng)用方法 (二 ) PLD 的應(yīng)用方法1. PLD 的基本設(shè)計方法設(shè)計準備宏元件庫設(shè)計輸入 ● 電路圖 ● 程序 設(shè)計處理● 編譯與優(yōu)化● 連接與適配功能仿真下載 (編程 ) PLD 設(shè) 計 流 程 圖 設(shè)計過程EXIT 可編程邏輯器件及應(yīng)用(1) 設(shè)計準備 首先應(yīng)分析設(shè)計要求，預(yù)估電路形式與規(guī)模，從而選擇合適的 PLD 。一般所設(shè)計電路需用的 I/O 端數(shù)量和 GLB 數(shù)量不要超過所選芯片所能提供數(shù)量的 80% 。然后根據(jù)選
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1