【正文】 當(dāng) EN = 0 時(shí)， Y = AB， 三態(tài)門處于工作態(tài)； 當(dāng) EN = 1 時(shí)，三態(tài)門輸出呈現(xiàn)高阻態(tài)，又 稱 禁止態(tài)。 EN 稱使能信號(hào)或控制信號(hào)，A、 B 稱數(shù)據(jù)信號(hào)。 數(shù) 字 電 子 技 術(shù) 功能表 Z 0 AB 1 Y EN 使能端的兩種控制方式 使能端低電平有效 使能端高電平有效 功能表 Z 1 AB 0 Y EN EN 數(shù) 字 電 子 技 術(shù) 返回 任何時(shí)刻 EN EN EN3 中只能有一個(gè)為有效電平，使相應(yīng)三態(tài)門工作，而其他三態(tài)輸出門處于高阻狀態(tài)，從而實(shí)現(xiàn)了總線的復(fù)用。 總線 (1)構(gòu)成單向總線 應(yīng)用： 數(shù) 字 電 子 技 術(shù) 返回 DI DO/DI DO 0 0 高阻態(tài) 工作 DI EN = 0 時(shí)，總線上的數(shù)據(jù) DI經(jīng)反相后在 G2 輸出端輸出。 (2)構(gòu)成雙向總線 DI DO/DI DO 1 1 工作 DO 高阻態(tài) EN = 1 時(shí)，數(shù)據(jù) DO 經(jīng) G1 反相后傳送到總線上。 工作高阻態(tài)時(shí)，數(shù)據(jù) 經(jīng)反相后傳送到總線上。 數(shù) 字 電 子 技 術(shù) TTL門電路的使用規(guī)則 對(duì)電源的要求 TTL集成門電路對(duì)電源的要求比較嚴(yán)格，當(dāng)電源電壓超過 V時(shí)，將損壞器件；若電源電壓低于 V時(shí)，器件的邏輯功能將不正常。因此在以 TTL門電路為基本器件的系統(tǒng)中，電源電壓應(yīng)滿足 ( V)。 對(duì)輸入端的影響 （ 1） 對(duì)輸入端的要求 各輸入端不能接高于 V和低于 低內(nèi)阻電源，以免因過流而燒壞電路。 數(shù) 字 電 子 技 術(shù) （ 2） 多余輸入端的處理 與門和與非門的多余輸入端接邏輯 1 或者與有用輸入端并接。 接 VCC 通過 1 ~ 10 k? 電阻接 VCC 與有用輸入端并接 TTL 電路輸入端懸空時(shí)相當(dāng)于輸入高電平 ，但使用中多余輸入端一般不懸空 ， 以防止干擾 。 數(shù) 字 電 子 技 術(shù) 或門和或非門的多余輸入端接邏輯 0 或者與有用輸入端并接 對(duì)輸出端的要求 (1)TTL集成門電路的輸出端不允許直接接地或接+5 V電源，否則將導(dǎo)致器件損壞。 (2)TTL集成門電路的輸出端不允許并聯(lián)使用 (集電極開路門和三態(tài)門除外 )，否則將損壞器件。 數(shù) 字 電 子 技 術(shù) [例 ] 欲用下列電路實(shí)現(xiàn)非運(yùn)算 ， 試改錯(cuò) 。 (ROFF ? 700 ?， RON ? k?) 數(shù) 字 電 子 技 術(shù) 解： OC 門輸出端需外接上拉電阻 RC Y = 1 Y = 0 RI RON ，相應(yīng)輸入端為高電平。 510Ω RI ROFF ，相應(yīng)輸入端為低電平。 ﹠ 數(shù) 字 電 子 技 術(shù) CMOS門電路 集成 MOS門電路是繼 TTL門電路之后，開發(fā)出的另一類廣為應(yīng)用的數(shù)字集成電路，分為 N溝道 MOS構(gòu)成的 NMOS集成電路 、 P溝道 MOS構(gòu)成的 PMOS集成電路 以及 N溝道MOS和 P溝道 MOS共同組成的 CMOS集成電路 。 PMOS集成電路問世較早，但因工作速度低、電源為負(fù)且電壓較高、同其他集成電路配接不方便等原因，現(xiàn)在幾乎被淘汰； NMOS集成電路工作速度快，尺寸小，加之NMOS工藝水平的不斷提高，目前在許多高速大規(guī)模集成電路產(chǎn)品中仍采用；而 CMOS集成電路功耗小、工作速度快，應(yīng)用最為廣泛。 數(shù) 字 電 子 技 術(shù) 工作條件 N溝道增強(qiáng)型 可變電阻區(qū) 截止區(qū) UGS≥UGS(TH) UGD＜ UGS(TH) 轉(zhuǎn)移特性 輸出特性 UGSUGS(TH) 飽和區(qū) UGS≥UGS(TH) UGD≥UGS(TH) UGS（ TH） 0 數(shù)字電路中普遍采用增強(qiáng)型的 MOS管。 數(shù) 字 電 子 技 術(shù) P溝道 增強(qiáng)型 ∣ UGS∣ ≥∣ UGS(TH) ∣ , ∣ UGD ∣ ＜ ∣ UGS(TH) ∣ ∣ UGS∣ ＜ ∣ UGS(TH) ∣ 可變電阻區(qū) 截止區(qū) 輸出特性 U GS(TH)0 飽和區(qū) ∣ UGS∣ ≥∣ UGS(TH) ∣ , ∣ UGD ∣ ≥ ∣ UGS(TH) ∣ 數(shù) 字 電 子 技 術(shù) MOS管的開關(guān)特性 圖 NMOS管和PMOS管的開關(guān)電路 圖 NMOS管的開關(guān)等效電路 當(dāng) uGS＜ UGS(th)時(shí)， NMOS管截止，則輸出高電平。 當(dāng) uGS≥UGS(th)， uGD＞ UGS(th)時(shí)， NMOS管導(dǎo)通并工作在可變電阻區(qū)，輸出低電平 。 數(shù) 字 電 子 技 術(shù) A uI Y uO VDD S G D D G S B VP VN B vI v 增強(qiáng)型 NMOS 管 (驅(qū)動(dòng)管 ) 增強(qiáng)型 PMOS 管(負(fù)載管 ) 構(gòu)成互補(bǔ)對(duì)稱結(jié)構(gòu) (一 )電路基本結(jié)構(gòu) 要求 VDD UGS(th)N +｜ UGS(th)P｜且 UGS(th)N =｜ UGS(th)P｜ I CMOS 反相器 該電路構(gòu)成 CMOS 非門，又稱 CMOS 反相器。 數(shù) 字 電 子 技 術(shù) 圖 CMOS反相器的電壓傳輸特性 返回 電壓傳輸特性 （ 1）電壓傳輸特性和電流傳輸特性 1. 靜態(tài)電氣特性 數(shù) 字 電 子 技 術(shù) 圖 CMOS反相器的電流傳輸特性 返回 電流傳輸特性 特點(diǎn)： 無論輸入低電平還是高電平，電流均接近于零，因此功耗低。 數(shù) 字 電 子 技 術(shù) 圖 不同 VDD下 CMOS反相器的噪聲容限 返回 輸入端噪聲容限 結(jié)論：電源電壓越高，抗干擾能力越強(qiáng)。 數(shù) 字 電 子 技 術(shù) 圖 CMOS反相器的輸入保護(hù)電路 返回 （ 2） CMOS反相器的靜態(tài)輸入特性和輸出特性 1）輸入特性 因 CMOS反相器用的是絕緣柵場(chǎng)效應(yīng)管，故 Ii≡0 ，因此輸入特性如下圖所示。 數(shù) 字 電 子 技 術(shù) 返回 2）輸出特性 圖 vO= VOL時(shí) CMOS反相器的工作狀態(tài) 輸出低電平特性 圖 CMOS反相器的低電平輸出特性 同樣的 IoL值下，VDD越大， VOL越小。 數(shù) 字 電 子 技 術(shù) 圖 vO= VOH時(shí) CMOS反相器的工作狀態(tài) 返回 輸出高電平特性 圖 CMOS反相器的高電平輸出特性 同樣的 IOH下，VDD越大，輸出高電平越高。 數(shù) 字 電 子 技 術(shù) （ 3）輸入負(fù)載特性 因絕緣柵場(chǎng)效應(yīng)管的柵極絕緣，因此無輸入負(fù)載特性。 （ 4） CMOS反相器的功耗 在目前流行的各種集成電路產(chǎn)品中， CMOS集成電路的功耗是最低的，整個(gè)封裝的靜態(tài)平均功耗小于 10uW，但隨著工作頻率的升高， CMOS集成電路的動(dòng)態(tài)功耗顯著增大。 數(shù) 字 電 子 技 術(shù) 3 . CMOS反相器的動(dòng)態(tài)特性 一、傳輸延遲時(shí)間 二、動(dòng)態(tài)功耗 [例 ] 下圖中，門電路為 CMOS系列， 試 確定它們的 輸出。 (a) (b) 數(shù) 字 電 子 技 術(shù) 圖 CMOS與非 門 返回 其他類型的 CMOS門電路 一、其他邏輯功能的 CMOS門電路 1. CMOS A B VDD VPB VPA VNA VNB Y 每個(gè)輸入端對(duì)應(yīng)一對(duì) NMOS 管和 PMOS 管。 NMOS 管為驅(qū)動(dòng)管，PMOS 管為負(fù)載管。輸入端與它們的柵極相連。 與非門結(jié)構(gòu)特點(diǎn)： 驅(qū)動(dòng)管相串聯(lián) ， 負(fù)載管相并聯(lián) 。 數(shù) 字 電 子 技 術(shù) 返回 A B VDD VPB VPA VNA VNB Y CMOS 與非門工作原理 1 1 導(dǎo)