第六章時(shí)序邏輯電路(已改無錯(cuò)字)
2022-08-29 13:24:57 本頁面
【正文】 其中 74161與 G1構(gòu)成了一個(gè)模 5計(jì)數(shù)器 。 ， 因此 ， 這是一個(gè) 01010序列信號發(fā)生器 ， 序列長度 P=5。 例 試用計(jì)數(shù)器 74161和數(shù)據(jù)選擇器設(shè)計(jì)一個(gè) 01100011序列發(fā)生器。 解： 由于序列長度 P=8， 故將 74161構(gòu)成模 8計(jì)數(shù)器 ， 并選用數(shù)據(jù)選擇器 74151產(chǎn)生所需序列 ， 從而得電路如圖 。 5．組成脈沖分配器 74161DD32 DD LR DQ01301CP CP∧1ET2EPD 1RCOQ1000Y22BA2AY1G1YA474138YYGGY0Y315YA7 612Y6 0Y 235YY14YYY7YCPQ0Q1Q20Y1Y2Y3Y4Y5Y6Y7Y 數(shù)碼寄存器與移位寄存器 集成數(shù)碼寄存器 74LSl75 ： 一 、 數(shù)碼寄存器 數(shù)碼寄存器 —— 存儲二進(jìn)制數(shù)碼的時(shí)序電路組件 ∧1D RC1FFQ0∧1D RC1Q QR1D ∧C1QRC11D∧0Q0Q1FFQ1 1Q2FFQ2 2Q3FFQ3 3Q1CP DD 3012D D1DR74LS175的功能 : RD是異步清零控制端 。 D0～ D3是并行數(shù)據(jù)輸入端 ， CP為時(shí)鐘脈沖端 。 Q0～ Q3是并行數(shù)據(jù)輸出端 。 二、移位寄存器 移位寄存器 ——不但可以寄存數(shù)碼 ， 而且在移位脈沖作用下 ， 寄存器中的數(shù)碼可根據(jù)需要向左或向右移動 1位 。 1． 單向移位寄存器 （ 1） 右移寄存器 （ D觸發(fā)器組成的 4位右移寄存器 ） 右移寄存器的結(jié)構(gòu)特點(diǎn)： 左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端 。 QRC11D∧1DC1∧RQ 1DC1∧RQ 1D Q∧RC1Q0Q1Q2Q3CPCRID串行輸入 串行輸出D0 D 1D20FF1FF2FF3FF并 行 輸 出D3設(shè)移位寄存器的初始狀態(tài)為 0000，串行輸入數(shù)碼 DI=1101，從高位到低位依次輸入。其 狀態(tài)表如下： QRC11D∧1DC1∧RQ 1DC1∧RQ 1D Q∧RC1Q0Q1Q2Q3CPCRID串行輸入 串行輸出D0 D 1D20FF1FF2FF3FF并 行 輸 出D3右移寄存器的時(shí)序圖： 由于右移寄存器移位的方向?yàn)?DI→ Q0→ Q1→ Q2→ Q3，即由低位向高位移，所以又稱為 上移寄存器 。 在 4個(gè)移位脈沖作用下 ， 輸入的 4位串行數(shù)碼 1101全部存入了寄存器中 。這種輸入方式稱為 串行輸入方式 。 CPQ0Q1Q21 2 3 4 5 6 7 8 93QID 1 1 10（ 2）左移寄存器 2 ．雙向移位寄存器 將右移寄存器和左移寄存器組合起來 ， 并引入一控制端 S便構(gòu)成既可左移又可右移的雙向移位寄存器 。 左移寄存器的結(jié)構(gòu)特點(diǎn)： 右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。 1DC1∧RQ 1D Q∧RC1Q1D∧1D∧C1 C1RQRCPCRD0 1DFF0FF1FF2 3FF20并 行 輸 出3Q Q1ID串行輸入串行輸出2D 3D當(dāng) S=1時(shí) ， D0=DSR、 D1=Q0、 D2=Q D3=Q2， 實(shí)現(xiàn)右移操作； 其中 ， DSR為右移串行輸入端 ， DSL為左移串行輸入端 。 當(dāng) S=0時(shí) ， D0=Q D1=Q D2=Q D3=DSL， 實(shí)現(xiàn)左移操作 。 RFF∧1DC13Qamp。≥1∧R1DC12FFQamp?！?∧R1DC11FFQamp?！?FFamp。∧C1R01DQ≥1111Q Q1302CPCR串行輸入SLD（左移）串行輸入DSR（右移）串行輸出DOR（右移）串行輸出DOL（左移）移位控制SS= 1： 右移S= 0： 左移并 行 輸 出三、集成移位寄存器 74194 74194為四位雙向移位寄存器 。 Q0和 Q3分別是左移和右移時(shí)的串行輸出端 ， Q0、 Q Q2和 Q3為并行輸出端 。 DSL 和 DSR分別是左移和右移串行輸入 。 D0、 D D2和 D3是并行輸入端 。 0Q1QS3D2D1D0D2Q3Q7419441 2 3 5 6 71516D0D1D2 GNDQ3Q2Q1V c c741948910111214 13R D3D0SQ 0SR DCP∧SLSR01SR SLS1CPD DDD74194的功能表： 四、移位寄存器構(gòu)成的移位型計(jì)數(shù)器 1. 環(huán)形計(jì)數(shù)器 環(huán)形計(jì)數(shù)器的特點(diǎn)： 電路簡單， N位移位寄存器可以計(jì) N個(gè)數(shù)，實(shí)現(xiàn)模 N計(jì)數(shù)器。狀態(tài)為 1的輸出端的序號等于計(jì)數(shù)脈沖的個(gè)數(shù)，通常不需要譯碼電路。 0Q1QS3D2D1D0D2Q3Q74194 SR DCP∧DSLSRD011 110 0 0S T A R T0Q310 00Q01 00Q2Q00 10100 012．扭環(huán)形計(jì)數(shù)器 為了增加有效計(jì)數(shù)狀態(tài) ， 擴(kuò)大計(jì)數(shù)器的模 ， 可用扭環(huán)形計(jì)數(shù)器 。 一般來說 ， N位移位寄存器可以組成模 2N的扭環(huán)形計(jì)數(shù)器 ， 只需將末級輸出反相后 ， 接到串行輸入端 。 QD 1SR01 3SQ∧ QSSLD74194DR D DCPQ02D1 D 32010清零Q10000001200000 300111Q1100011111101111 同步時(shí)序邏輯電路的設(shè)計(jì)方法 一、同步時(shí)序邏輯電路的設(shè)計(jì)方法 1． 同步時(shí)序邏輯電路的設(shè)計(jì)步驟 （ 3） 狀態(tài)分配 ， 又稱狀態(tài)編碼 。 即把一組適當(dāng)?shù)亩M(jìn)制代碼分配給簡化狀態(tài)圖 （ 表 ） 中各個(gè)狀態(tài) 。 （ 1） 根據(jù)設(shè)計(jì)要求 ， 設(shè)定狀態(tài) ， 導(dǎo)出對應(yīng)狀態(tài)圖或狀態(tài)表 。 （ 2） 狀態(tài)化簡 。 消去多余的狀態(tài) ， 得簡化狀態(tài)圖 （ 表 ） 。 （ 4） 選擇觸發(fā)器的類型 。 （ 5） 根據(jù)編碼狀態(tài)表以及所采用的觸發(fā)器的邏輯功能 ， 導(dǎo)出待設(shè)計(jì)電路的輸出方程和驅(qū)動方程 。 （ 6） 根據(jù)輸出方程和驅(qū)動方程畫出邏輯圖 。 （ 7） 檢查電路能否自啟動 。 2．同步計(jì)數(shù)器的設(shè)計(jì)舉例 例 設(shè)計(jì)一個(gè)同步 5進(jìn)制加法計(jì)數(shù)器 （ 2）狀態(tài)分配，列狀態(tài)轉(zhuǎn)換編碼表。 (1）根據(jù)設(shè)計(jì)要求，設(shè)定狀態(tài)， 畫出狀態(tài)轉(zhuǎn)換圖。該狀態(tài)圖不須化簡。 S0S1 S 2S3S4（ 3）選擇觸發(fā)器。選用 JK觸發(fā)器。 （ 4） 求各觸發(fā)器的驅(qū)動方程和進(jìn)位輸出方程 。 列出 JK觸發(fā)器的驅(qū)動表 ， 畫出電路的次態(tài)卡諾圖 。 Q Q1 0n n2Qn1000 01 11 10001 010 100 011000 根據(jù)次態(tài)卡諾圖和 JK觸發(fā)器的驅(qū)動表可得各觸發(fā)器的驅(qū)動卡諾圖： Qn1Q0n2Qn10J200 QnnQ1 02=J00 01 11
電大資料相關(guān)推薦
鄂ICP備17016276號-1