第六章時(shí)序邏輯電路-wenkub.com
2025-07-29 13:24 本頁面
【正文】 寄存器分為數(shù)碼寄存器和移位寄存器兩種 。 3． 時(shí)序邏輯電路的分析步驟一般為：邏輯圖 → 時(shí)鐘方程 （ 異步 ） 、驅(qū)動(dòng)方程 、 輸出方程 → 狀態(tài)方程 → 狀態(tài)轉(zhuǎn)換真值表 → 狀態(tài)轉(zhuǎn)換圖和時(shí)序圖 → 邏輯功能 。 0Q Q1Q2000 001 010101110011100111本章小結(jié) 1． 時(shí)序邏輯電路的特點(diǎn)；任一時(shí)刻輸出狀態(tài)不僅取決于當(dāng)時(shí)的輸入信號(hào) ， 還與電路的原狀態(tài)有關(guān) 。 將各驅(qū)動(dòng)方程與輸出方程歸納如下： QC1 C1Q1K1J∧1J 1J∧1K 1KC1Q∧2 Q0Q Q1CPY進(jìn)位輸出≥11≥1amp。 為觸發(fā)器選擇時(shí)鐘信號(hào)的原則是： ① 觸發(fā)器狀態(tài)需要翻轉(zhuǎn)時(shí) ， 必須要有時(shí)鐘信號(hào)的翻轉(zhuǎn)沿送到 。 進(jìn)行狀態(tài)編碼后 ， 列出狀態(tài)轉(zhuǎn)換表 。 0/01/0100/001Q1/10/0111/11/01X/Y0000/00∧C11DQ∧C11DQXamp。 列出 D觸發(fā)器的驅(qū)動(dòng)表、 畫出電路的次態(tài)和輸出卡諾圖。 本例取 S0=00、 S1=0 S2=11。 解： （ 1） 根據(jù)設(shè)計(jì)要求 ， 設(shè)定狀態(tài) :： S2—— 連續(xù)收到兩個(gè) 1后的狀態(tài)； S1—— 收到一個(gè) 1后的狀態(tài)； S3—— 連續(xù)收到三個(gè) 1（ 以及三個(gè)以上 1） 后的狀態(tài) 。 0Q Q1Q2/Y000 001 010011100/0 /0/0/0/1/1101/1110111/13．一般時(shí)序邏輯電路的設(shè)計(jì)舉例 典型的時(shí)序邏輯電路具有外部輸入變量 X， 所以設(shè)計(jì)過程要復(fù)雜一些 。 1001 11Y Q010nn 1n20010 0 0 0QC1 C1Q1K1J∧1J 1J∧1K 1KC1Q∧amp。選用 JK觸發(fā)器。 2．同步計(jì)數(shù)器的設(shè)計(jì)舉例 例 設(shè)計(jì)一個(gè)同步 5進(jìn)制加法計(jì)數(shù)器 （ 2）狀態(tài)分配，列狀態(tài)轉(zhuǎn)換編碼表。 （ 4） 選擇觸發(fā)器的類型 。 即把一組適當(dāng)?shù)亩M(jìn)制代碼分配給簡化狀態(tài)圖 （ 表 ） 中各個(gè)狀態(tài) 。狀態(tài)為 1的輸出端的序號(hào)等于計(jì)數(shù)脈沖的個(gè)數(shù)，通常不需要譯碼電路。 Q0和 Q3分別是左移和右移時(shí)的串行輸出端 ， Q0、 Q Q2和 Q3為并行輸出端 ?！?∧R1DC12FFQamp。 左移寄存器的結(jié)構(gòu)特點(diǎn)： 右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。其 狀態(tài)表如下： QRC11D∧1DC1∧RQ 1DC1∧RQ 1D Q∧RC1Q0Q1Q2Q3CPCRID串行輸入 串行輸出D0 D 1D20FF1FF2FF3FF并 行 輸 出D3右移寄存器的時(shí)序圖： 由于右移寄存器移位的方向?yàn)?DI→ Q0→ Q1→ Q2→ Q3，即由低位向高位移，所以又稱為 上移寄存器 。 Q0～ Q3是并行數(shù)據(jù)輸出端 。 例 試用計(jì)數(shù)器 74161和數(shù)據(jù)選擇器設(shè)計(jì)一個(gè) 01100011序列發(fā)生器。 D13 D D3DCPQ Q0∧0RCO 74161 (4)L21ETQDQR 2DEP1RRCO0CP0D3DDD1ETQ3 DQEP∧L1D 1274161 (3)2 QCP33 2Q1EP74161 (2)D0D2DQD 1 0QDRETLRCO∧D3RQ1DQDCP0EPD 1L 2 D1RCO3∧ETDQD074161 (1)2Q11111 1ff= 1H z= 32 768 H z4．組成序列信號(hào)發(fā)生器 序列信號(hào) —— 在時(shí)鐘脈沖作用下產(chǎn)生的一串周期性的二進(jìn)制信號(hào) 。1 13．組成分頻器 前面提到 ， 模 N計(jì)數(shù)器進(jìn)位輸出端輸出脈沖的頻率是輸入脈沖頻率的 1/N， 因此可用模 N計(jì)數(shù)器組成 N分頻器 。 QDR∧ETEP74160DRCO33QD211QL010QDCPD D1計(jì)數(shù)脈沖20 0 1 11Q3 02 1Q3Q01 01000 1101 11Q01 00Q1Q10 00210 0101 10EWB舉例 例 用 74160組成 48進(jìn)制計(jì)數(shù)器 。 例：用集成計(jì)數(shù)器 74191和與非門組成的余 3碼 10進(jìn)制計(jì)數(shù)器。Q0Q0000Q0001 01000011001021001 0110 0101100010111Q3EWB舉例 （ 2）同步清零法 同步清零法適用于具有同步清零端的集成計(jì)數(shù)器。 例：如用兩片 74290采用異步級(jí)聯(lián)方式組成的二位 8421BCD碼十進(jìn)制加法計(jì)數(shù)器。 41 2 3 5 6 7891011121314GNDV c c74L S 2909 (1 ) NC 9 (2 ) NC0 (1 )0 (2 ) 2 1Q3Q0Q1Q2CPCPR RR R三 、 集成計(jì)數(shù)器的應(yīng)用 （ 1） 同步級(jí)聯(lián) 。SSamp。 74290包含一個(gè)獨(dú)立的 1位二進(jìn)制計(jì)數(shù)器和一個(gè)獨(dú)立的異步五進(jìn)制計(jì)數(shù)器 。1J1KC12Q1QCPFF3R∧1KFF21JC1R∧1KFF1Q1J0C1R∧R0FF∧1JC11KQ31CR計(jì)數(shù)脈沖清零脈沖Q Q Q Qamp。 ） 用前面介紹的異步時(shí)序邏輯電路分析方法對(duì)該電路進(jìn)行分析： （ 1） 寫出各邏輯方程式 。 而在8421BCD碼計(jì)數(shù)器中只用了 10種 ， 稱為有效狀態(tài) 。 （ 4） 作狀態(tài)圖及時(shí)序圖 。 amp。 非二進(jìn)制計(jì)數(shù)器中最常用的是十進(jìn)制計(jì)數(shù)器 。 RCO為進(jìn)位輸出端 。amp?！?0Q0D1amp?！?1Qamp?！?2Qamp。≥13Qamp?！? ≥1 ≥1X 加/減控制信號(hào)Q3． 集成二進(jìn)制計(jì)數(shù)器舉例 （ 1） 4位二進(jìn)制同步加法計(jì)數(shù)器 74161 RC1amp。amp。 實(shí)現(xiàn)了可逆計(jì)數(shù)器的功能 。 所以選J2=K2= Q0Q1 FF3： 當(dāng) Q0Q1Q3=1時(shí) ， 來一個(gè) CP， 向相反的狀態(tài)翻轉(zhuǎn)一次 。 所以選 J0=K0=1。21KFFamp。 為了提高計(jì)數(shù)速度 ， 可采用同步計(jì)數(shù)器 。 由于是上升沿觸發(fā) ， 則應(yīng)將低位觸發(fā)器的 Q端與相鄰高位觸發(fā)器的時(shí)鐘脈沖輸入端相連 ， 即從 Q端取借位信號(hào) 。 每來一個(gè) CP的下降沿時(shí)， FF0向相反的狀態(tài)翻轉(zhuǎn)一次； 每當(dāng) Q0由 1變 0， FF1向相反的狀態(tài)翻轉(zhuǎn)一次； 每當(dāng) Q1由 1變 0， FF2向相反的狀態(tài)翻轉(zhuǎn)一次； 1J1KC12Q1QCPFF 3R∧1KFF 21JC1R∧1KFF 1Q1J0C1R∧R0FF∧1JC11KQ31CR計(jì)數(shù)脈沖清零脈沖Q Q Q Q用“觀察法”作出該電路的時(shí)序波形圖和狀態(tài)圖。 非二進(jìn)制計(jì)數(shù)器中最典型的是十進(jìn)制計(jì)數(shù)器 。 （ 5） 邏輯功能分析 由狀態(tài)圖可知：該電路一共有 4個(gè)狀態(tài) 00、 0 11， 在時(shí)鐘脈沖作用下 ， 按照減 1規(guī)律循環(huán)變化 ， 所以是一個(gè) 4進(jìn)制減法計(jì)數(shù)器 ， Z是借位信號(hào) 。 具體分析如下： （ 1） 寫出各邏輯方程式 。 當(dāng) X=0時(shí) ， 按照加 1規(guī)律 從 00→ 01→ 10→ 00循環(huán)變化 ， 并每當(dāng)轉(zhuǎn)換為 10狀態(tài) （ 最大數(shù) ） 時(shí) ， 輸出 Z=1。 00 01100/00/00/11/11/01/0
電大資料相關(guān)推薦
鄂ICP備17016276號(hào)-1