非一般的晶體管-微電子器件發(fā)展展望(已改無(wú)錯(cuò)字)
2022-07-23 17:10:07 本頁(yè)面
【正文】 2nm的革命性器件之一(圖5)。它的柵極長(zhǎng)度已可小于25nm，未來(lái)預(yù)期可以進(jìn)一步縮小至9nm，約是人類頭發(fā)寬度的1萬(wàn)分之1。FinFET源自于目前傳統(tǒng)標(biāo)準(zhǔn)的晶體管—場(chǎng)效晶體管的一項(xiàng)創(chuàng)新設(shè)計(jì)。Stuart . Parkin博士說(shuō)，在傳統(tǒng)晶體管結(jié)構(gòu)中，控制電流通過(guò)的柵極，只能在柵極的一側(cè)控制電路的接通與斷開，屬于平面的架構(gòu)。在FinFET的架構(gòu)中，柵極成類似魚鰭的叉狀3D架構(gòu)，可于電路的兩側(cè)控制電路的接通與斷開。這種設(shè)計(jì)大幅改善電路控制并減少漏電流，還能大幅縮短晶體管的閘長(zhǎng)(圖6)。習(xí)慣是一種可怕的東西，往往會(huì)阻礙創(chuàng)新，“平面結(jié)構(gòu)”由于保持了人們習(xí)慣的設(shè)計(jì)風(fēng)格因而備受歡迎。但采用了FinFET，則必須把器件加起來(lái)使用。設(shè)計(jì)時(shí)不存在隨意的寬度，因此只能將其量化并增加指型溝道的數(shù)目。FinFET工藝非常困難是業(yè)界人士的共識(shí)。對(duì)于光刻來(lái)說(shuō)，要能夠克服側(cè)壁圖形轉(zhuǎn)移的問(wèn)題；對(duì)于刻蝕來(lái)說(shuō)，柵極刻蝕則是另一個(gè)挑戰(zhàn)。在指型結(jié)構(gòu)附近柵極會(huì)卷曲，使得柵極輪廓的表征非常困難。對(duì)那些可接受的晶體管性能來(lái)說(shuō)，柵極需要盡量直。在平面結(jié)構(gòu)中，柵極在一個(gè)平面上，但在FinFET中，柵極在整個(gè)晶圓的表面與溝道高低交錯(cuò)。這帶來(lái)一些根本性的問(wèn)題，需要找到集成所有工藝完成整個(gè)器件的方法。由于垂直結(jié)構(gòu)帶來(lái)的光刻和刻蝕挑戰(zhàn)，大多數(shù)公司都對(duì)FinFET非常謹(jǐn)慎，從某種程度上來(lái)講，通過(guò)外延抬升源極/漏極的結(jié)構(gòu)本質(zhì)上已經(jīng)是一種垂直結(jié)構(gòu)了。在2009年的IEDM上。但是，這些產(chǎn)品都利用了電子束直描技術(shù)，實(shí)用化方面還存在問(wèn)題。美國(guó)IBM、美國(guó)GLOBALFOUNDRIES、東芝及NEC電子（現(xiàn)為瑞薩電子）。通過(guò)采用Sidewall Image Transfe技術(shù)，實(shí)現(xiàn)了40nm的Fin間距，解決了基于FinFET的SRAM的另一課題——因使用多個(gè)Fin而導(dǎo)致面積增大的問(wèn)題。同時(shí)，還實(shí)現(xiàn)了80nm這一全球最小的柵極間距。作為實(shí)現(xiàn)超微細(xì)SRAM的技術(shù)，這一成果給人FinFET更為出色的強(qiáng)烈印象。FinFET大展拳腳的時(shí)間點(diǎn)似乎更加明朗化。SOI：CPU煮熟雞蛋將成為歷史CPU熱到可以煮熟雞蛋的故事已成經(jīng)典，它說(shuō)的正是芯片功耗過(guò)高的問(wèn)題。曾有人預(yù)言，高功耗將導(dǎo)致摩爾定律提前終結(jié)。這并非危言聳聽。高功耗產(chǎn)生高溫度，提高了封裝成本，也產(chǎn)生了許多新的故
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1