pcb電磁兼容性設(shè)計(jì)報(bào)告(已改無錯(cuò)字)
2023-05-15 04:42:45 本頁面
【正文】 應(yīng)留出印制板定位孔及固定支架所占用的位置。 布線布線的原則如下：輸入、輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行，最好加線間地線， 以免發(fā)生反饋耦合。 導(dǎo)線的最小寬度主要由導(dǎo)線與絕緣基板間的粘附強(qiáng)度和流過它們的電流值決定，、寬度為1～15mm時(shí)，通過2A的電流，溫度不會(huì)高于3℃ 。因此。對于集成電路尤其是數(shù)字電路，～，當(dāng)然，只要允許，還是盡可能用寬線，尤其是電源線和地線。導(dǎo)線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對于集成電路尤其是數(shù)字電路，只要工藝允許，可使間距小至5～8mm。 印制導(dǎo)線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會(huì)影響電氣性能。此外，盡量避免使用大面積銅箔，否則，長時(shí)間受熱時(shí)，易發(fā)生銅箔膨脹和脫落現(xiàn)象。必須用大面積銅箔時(shí)，最好用柵格狀，這樣有利于排除銅箔與基板間粘合劑受熱產(chǎn)生的揮發(fā)性氣體。 二 電路板及電路抗干擾措施 印制電路板的抗干擾設(shè)計(jì)與具體電路有著密切的關(guān)系，以下從四個(gè)方面討論P(yáng)CB抗干擾設(shè)計(jì)的措施。電源線設(shè)計(jì) 根據(jù)印制線路板電流的大小，盡量加粗電源線寬度，減少環(huán)路電阻。同時(shí)使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強(qiáng)抗噪聲能力。地線設(shè)計(jì)印刷電路板上，電源線和地線最重要。克服電磁干擾，最主要的手段就是接地。對于雙面板，地線布置特別講究，通過采用單點(diǎn)接地法，電源和地是從電源的兩端接到印刷線路板上來的，電源一個(gè)接點(diǎn)，地一個(gè)接點(diǎn)。印刷線路板上，要有多個(gè)返回地線，并都會(huì)聚到回電源的那個(gè)接點(diǎn)上，就是所謂單點(diǎn)接地。所謂模擬地、數(shù)字地、大功率器件地開分，是指布線分開，而最后都匯集到這個(gè)接地點(diǎn)上來。與印刷線路板以外的信號相連時(shí)，通常采用屏蔽電纜。對于高頻和數(shù)字信號，屏蔽電纜兩端都接地。低頻模擬信號用的屏蔽電纜，一端接地為好。如能將接地和屏蔽正確結(jié)合起來使用，可解決大部分干擾問題。電子設(shè)備中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地(屏蔽地)、數(shù)字地(邏輯地)和模擬地等。地線設(shè)計(jì)的原則是：數(shù)字地與模擬地分開。若線路板上既有邏輯電路又有線性電路，應(yīng)使它們盡量分開，分別與電源端地線相連，并盡可能加大線性電路的接地面積。低頻電路的地應(yīng)盡量采用單點(diǎn)并聯(lián)接地，實(shí)際布線有困難時(shí)可部分串聯(lián)后再并聯(lián)接地。高頻電路宜采用多點(diǎn)串聯(lián)接地，地線應(yīng)短而粗，高頻元件周圍盡量用柵格狀大面積地箔。 接地線應(yīng)盡量加粗。若接地線很細(xì)，則接地電位隨電流的變化而變化，致使電子設(shè)備的定時(shí)信號電平不穩(wěn)，抗噪聲性能變壞。因此應(yīng)將接地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線寬度應(yīng)在2～3mm 以上。 正確選擇單點(diǎn)接地與多點(diǎn)接地。在低頻電路中，信號的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大， 因而應(yīng)采用一點(diǎn)接地。當(dāng)信號工作頻率大于10MHz時(shí)，地線阻抗變得很大，此時(shí)應(yīng)盡量降低地線阻抗，應(yīng)采用就近多點(diǎn)接地。當(dāng)工作頻率在1～10MHz時(shí)，如果采用一點(diǎn)接地，其地線長度不應(yīng)超過波長的1/20，否則應(yīng)采用多點(diǎn)接地法。 將接地線構(gòu)成閉環(huán)路。設(shè)計(jì)只由數(shù)字電路組成的印制電路板的地線系統(tǒng)時(shí)，將接地線做成閉環(huán)路可以明顯的提高抗噪聲能力。其原因在于：印制電路板上的很多集成電路元件，尤其遇到耗電多的元件時(shí)，因受接地線粗細(xì)的限制，會(huì)在地結(jié)上產(chǎn)生較大的電位差，引起抗噪聲能力下降，若將接地構(gòu)成環(huán)路，則會(huì)縮小電位差值，提高電子設(shè)備的抗噪聲能力。 合理設(shè)置退耦電容 性能好的高頻去耦電容可以去除高到1GHZ的高頻成份。瓷片電容或多層陶瓷電容的高頻特性較好。去耦電容有兩個(gè)作用：一方面旁路除掉該器件的高頻噪聲。，有5nH分布電感，它的并行共振頻率大約在7MHz左右，對于10MHz以下的噪聲有較好的去耦作用，對40MHz以上的噪聲幾乎不起作用。1uF、10uF電容，并行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進(jìn)入印刷板的地方并一個(gè)1uF或10uF的去高頻電容往往是有利的，即使是用電池供電的系統(tǒng)也需要這種電容。每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uF。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感，最好使用膽電容或聚碳酸酯電容。去耦電容值的選取并不嚴(yán)格，可按C=1/f計(jì)算， 。對微控制器構(gòu)成的系統(tǒng)，～。退耦電容的一般配置原則是：電源輸入端跨接10～100uF的電解電容器。如有可能，接100uF以上的更好。 ，如遇印制板空隙不夠，可每4～8個(gè)芯片都應(yīng)布置一個(gè)1～10uF的鉭電容。 對于抗噪聲能力弱、關(guān)斷時(shí)電源變化大的器件，如RAM、ROM存儲(chǔ)器件，應(yīng)在芯片的電源線和地線之間直接接入退耦電容。 電容引線不能太長，尤其是高頻旁路電容不能有引線。 特殊器件的處理在印制板中有接觸器、繼電器、按鈕等元件時(shí)，操作它們時(shí)均會(huì)產(chǎn)生較大火花放電，必須采用RC電路來吸收放電電流。一般R取1～2KΩ，～47uF。 CMOS的輸入阻抗很高，易受感應(yīng)，因此在使用時(shí)對不用端要接地或接正電源。 選用外時(shí)鐘頻率低的微控制器可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。為減小信號傳輸中的畸變，信號在印刷板上傳輸，其延遲時(shí)間不應(yīng)大于所用器件的標(biāo)稱延遲時(shí)間。 注意印刷線板與元器件的高頻特性。在高頻情況下，印刷線路板上的引線、過孔、電阻、電容、接插件的分布電感與電容等不可忽略。電阻對高頻信號產(chǎn)生的反射，會(huì)對引線的分布電容起作用，當(dāng)引線長度大于噪聲頻率相應(yīng)波長的1/20時(shí)，就產(chǎn)生天線效應(yīng)，噪聲通過引線向外發(fā)射。六、電磁兼容學(xué)科發(fā)展趨勢 現(xiàn)代工業(yè)的快速發(fā)展，使輻射源的增長率達(dá)到每年５－８％，特別是在城市，人為的電磁輻射密度增長系數(shù)達(dá)到每年７－１４％。因此，城市中電磁能量
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號-1