【正文】 的粒子入射將可能在多個(gè)敏感器件上發(fā)生電荷收集，稱之為電荷共享。電荷共享將引起 MBU 從而導(dǎo)致 TMR 和 EDAC 加 固方法失效，同時(shí)電荷共享也被認(rèn)為是引起加固存儲單元翻轉(zhuǎn)的原因。本文使用器件模擬的手段研究了電荷共享對 SRAM 存儲單元的影響。通過不同條件下的模擬，表明共享收集的電荷量在同一 SRAM 單元內(nèi)是使存儲單元的作用使用可以被利用的，由于晶體管的相互鎖存會引起加固存儲單元兩次翻轉(zhuǎn)。 從而保證了器件的正常應(yīng)用。并給出了詳細(xì)的論證過程。 各章節(jié)內(nèi)容安排： 第一章緒論介紹了課題提出的背景，國內(nèi)外防輻射研究的前沿技術(shù)和現(xiàn)狀，并介紹了軟錯(cuò)誤的產(chǎn)生，分類和加固手段 ；電荷共享機(jī)理等。 第二章介紹了 SRAM、 DICE 和 LEAPDICE 的工作原理和電路結(jié)構(gòu)， 詳細(xì) 分析了 LEAP 結(jié)構(gòu) 如何實(shí)現(xiàn)對 DICE 電路的改進(jìn)和對單粒子多位翻轉(zhuǎn)的抑制 ， 還介紹了 TCAD 軟件環(huán)境下 3D 器件模型的建立。 第三章是仿真驗(yàn)證部分 ；并給出了 LEAP 結(jié)構(gòu)的版圖設(shè)計(jì)。 第四章是全文的結(jié)論部分，對整個(gè)畢業(yè)設(shè)計(jì)進(jìn)行了總結(jié)匯總，并給了今后的進(jìn)一步學(xué)習(xí)方向。哈爾濱工業(yè)大學(xué) 本科畢業(yè)設(shè)計(jì)（ 論文 ） 8 第 2 章 版圖設(shè)計(jì)分析 存儲電路中的 SEU 是當(dāng)前急需解決的單粒子效應(yīng)。傳統(tǒng)上 SEU 的加固依賴于特殊的材料和制造工藝，以減少粒子入射時(shí)電荷的電離與收集量。 而且 這樣的方法需要專門維護(hù)一條抗輻照工藝線，由于抗輻照芯片本身的 出貨量很小，其工藝線的維護(hù)成本很高。 本文 基于常用的電路加固結(jié)構(gòu) —— DICE 結(jié)構(gòu)， 進(jìn)行了版圖上的調(diào)整，設(shè)計(jì)出 LEAPDICE 結(jié)構(gòu) ，大大的提升了原電路的 抗輻射能力， 改變了DICE 對 SEMU 敏感的特點(diǎn)，基本上實(shí)現(xiàn)了對 SEMU 的免疫 ， 并通過對電荷共享理論的研究，利用電荷共享的某些特點(diǎn)。提出了一種簡單的對 SRAM 存儲單元的加固手段 。 本文應(yīng)用的仿真環(huán)境是 TCAD 與 SPICE 軟件的混合仿真，其具體的主要做法是在 TCAD 環(huán)境下建立 90nm 尺寸的 PMOS 與 NMOS 的模型，通過對 源極和漏極和 halo 點(diǎn)擊 摻雜濃度的調(diào)整使 這 兩個(gè)晶體管 能夠與 SPICE 元件庫中的同一尺寸MOS 器件的特性基本吻合， 實(shí)現(xiàn)等同替代功能。進(jìn)而在 電路中 實(shí)現(xiàn)混合仿真 ， 完成對不同電路的不同工作條件的仿真模擬。 SRAM 的簡 介 常用的隨機(jī)存取存儲器（ RAM）分為兩種，一種是 SRAM（靜態(tài)隨機(jī)存取存儲器），另外一種是 DRAM（動態(tài)隨機(jī)存取存儲器）；本文主要研究對象為 SRAM，其 總體結(jié)構(gòu)如圖 21 所示 ： 列 譯 碼 器控 制 電 路存 儲 單 元列譯碼器靈敏放大器輸 入 緩 沖C EW RD i nD o u t 圖 21 SRAM 工作原理圖 哈爾濱工業(yè)大學(xué) 本科畢業(yè)設(shè)計(jì)（ 論文 ） 9 讀寫 原理 ：當(dāng) 從 SRAM 存儲單元中讀出數(shù)據(jù) 時(shí)， 首先要通過讀單元 相應(yīng)的行和列地址來選中這個(gè)存儲單元 ， 然后判斷存儲單元的狀態(tài) ， 并把數(shù)據(jù)送到數(shù)據(jù)輸出端口。要往某個(gè)存儲單元中寫入數(shù)據(jù) ， 同樣需要通過該單元相應(yīng)的行和列地址來選中該存儲單元 ， 然后把要存儲的數(shù)據(jù)送到數(shù)據(jù)輸入端口 ， 并把數(shù)據(jù)寫入選中的存儲單元。無論對讀操作還是寫操作 ， 所有的地址信號和數(shù)據(jù)輸入控制信號都必須就緒 ， 并在時(shí)鐘由低變高之前保持一定時(shí)間 ； 同樣 ， 它們要在時(shí)鐘由低變高之后保持一定時(shí)間。當(dāng)片選信號 (CE)為低時(shí) ， 該片處于選中狀態(tài) ， 為高則這個(gè)芯片不接受任何輸入信號。而讀寫控制信號 (WR)用于在讀操作和寫操作之間進(jìn)行選擇。 SRAM 設(shè)計(jì) 的核心 是 存儲單元 的 設(shè)計(jì) ，因?yàn)榇鎯卧?對芯片的面積和功耗起 著主要作用 ， 同時(shí)還影響工作的穩(wěn)定性、可靠性和速度。 SRAM 器件可隨時(shí)從存儲器的任何一個(gè)單元讀出信息 ， 也可以隨時(shí)向任意一個(gè)單元寫入信息。傳統(tǒng) SRAM器件的存儲單元通常由 6T 結(jié)構(gòu)雙穩(wěn)態(tài)觸發(fā)器組成 ，這里主要考慮其中心相互耦合的兩個(gè)反相器，不考慮輸入輸出控制端，那么研究的也就是兩個(gè)互相耦合的反相器構(gòu)成的四管單元，其結(jié)構(gòu)具體 如圖 22 所示。 V d d NG N DP 1P 2N 1 N 2 圖 22 SRAM 四管存儲單元 上圖中 M M M4 是 SPICE 庫中的三個(gè) 90nmMOS 元件，而左下的立體NMOS 模型 是在 TCAD 中建立的器件，這種基本的 SRAM 四管結(jié)構(gòu)防輻 照 能力比較差，易受到外界輻射粒子的干擾和影響。 為了增強(qiáng) SRAM 的抗單粒子的能力，人們進(jìn)行了大量的探究，設(shè)計(jì)出多種多樣的加固方案，這其中比較典型的就是 雙互鎖存儲單元 （ DICE）結(jié)構(gòu)。 雙互鎖（ DICE）結(jié)構(gòu) 的簡介 哈爾濱工業(yè)大學(xué) 本科畢業(yè)設(shè)計(jì)（ 論文 ） 10 在 SRAM 的加固設(shè)計(jì)中， 雙互鎖存儲單元 (Dual interlocked storage cell， DICE)完全采用單管反相器構(gòu)成反饋環(huán) ， 獲得一個(gè)與其他結(jié) 構(gòu)相比具有突破性進(jìn)展的鎖存結(jié)構(gòu)。這種新的單粒子翻轉(zhuǎn)效應(yīng) (SEU)加固存儲單元的設(shè)計(jì) ， 采用新穎的四結(jié)點(diǎn)冗余鎖存 ，電路連接 如下 ： C KDN 4N 6N 5N 7N 0N 1N 2N 3P 0P 1P 2P 3 DX 0X 1X 2X 3 圖 23 DICE 存儲單元原理圖 DICE 采用兩個(gè)傳統(tǒng)的交叉耦合反相鎖存結(jié)構(gòu) N0amp。Pl 和 N2amp。P3,以及兩個(gè)雙向連接反饋的反相器結(jié)構(gòu) Nlamp。P2 和 N3amp。P0。四個(gè)結(jié)點(diǎn) X0~X3 存儲兩對互補(bǔ)的數(shù)據(jù)(1010 或者 0101),可以通過傳輸門的同時(shí)存取進(jìn)行讀 /寫操作。結(jié)點(diǎn) Xi(i=0~3)通過晶體管 Ni1 和 Pi+1， 互補(bǔ)反饋控制相 應(yīng)的對角上互補(bǔ)的兩個(gè)結(jié)點(diǎn) Xi1 和 Xi+1。這里 i 為以 4 為模的 1 位整數(shù) ， 反相器均為單管反相器。圖 4 中的反相器符號事實(shí)上是 P 型晶體管或 N 型晶體管 ， 分別用字符標(biāo)示。它們形成兩個(gè)相對的反饋環(huán) ，一個(gè)順時(shí)針的 P 型晶體管環(huán) (P0~P3)和一個(gè)逆時(shí)針的 N 型晶體管環(huán) (N3~N0)。如果把 X0~X3=0101 作為邏輯狀態(tài) 0，由晶體管 N0 Pl 和 N2 P3 形成的橫向反相器環(huán)導(dǎo)通，形成兩個(gè)鎖存器，在結(jié)點(diǎn) X0~Xl 和 X2~X3 上存儲同樣的數(shù)據(jù)。晶體管對 Nlamp。P2和 N3amp。P0 的豎直方向反相器處于關(guān)閉狀態(tài)，起反饋互鎖作用，隔離兩個(gè)橫向 的鎖存器。對于邏輯狀態(tài)為 1 的情況， X0~X3=1010，豎直方向的反相器對 N1amp。P2 和N3amp。P0 導(dǎo)通，同樣起鎖存作用，橫向的晶體管對 N0amp。P1 和 N2amp。P3 關(guān)閉，起反饋互鎖作用，隔離兩個(gè)豎直方向的鎖存器。 設(shè)計(jì)中采用附加晶體管的冗余鎖存結(jié)構(gòu) ， 減輕了單粒子翻轉(zhuǎn)效應(yīng)的影響。在僅有單個(gè)節(jié)點(diǎn)發(fā)生翻轉(zhuǎn)的情況下 ， 由于單元中有四個(gè)結(jié)點(diǎn)存儲邏輯狀態(tài) ， 其中每個(gè)結(jié)點(diǎn)的狀態(tài)都由相鄰對角的結(jié)點(diǎn)控制 ， 而這對角的結(jié)點(diǎn)并不互相聯(lián)系 ， 它們的狀態(tài)也由其他相鄰對角的結(jié)點(diǎn)的狀態(tài)控制 ， 因而可獲得很好的抗單粒子翻轉(zhuǎn)效果。 圖 23 中位于中心結(jié)構(gòu)處 的 8 個(gè)相互鎖存的反相器構(gòu)成的反饋環(huán)是 DICE 結(jié)構(gòu)哈爾濱工業(yè)大學(xué) 本科畢業(yè)設(shè)計(jì)（ 論文 ） 11 的 SRAM 的核心部分，本文中主要針對該結(jié)構(gòu)進(jìn)行了優(yōu)化比對，在進(jìn)行混合仿真的時(shí)候，文中同樣是采用一 TCAD 下 NMOS 模型替換 8 管單元中的一 N 管，然后在 TCAD 環(huán)境下給予重離子入射，選定入射方位和入射深度，方向等一系列參數(shù)。其余晶體管仍然選用 SPICE 庫元件，電路連接如下圖 24： V D DP 1 P 2P 3N 1 N 2N 3D I C EP 0N 0Q 0 Q 1Q 2Q 3 圖 24 雙互鎖（ DICE）結(jié)構(gòu) 連接 圖 DICE 結(jié)構(gòu) 雖然 對 單粒子翻轉(zhuǎn)（ SEU） 免疫 ，但是其在粒子同時(shí)入射到多個(gè)相鄰的節(jié)點(diǎn)比 如 Q0 和 Q1 時(shí)， 其又是敏感的。 由于相鄰接點(diǎn)存在相互鎖存的功能，每一個(gè)接點(diǎn)都受到 Qn1 和 Qn+2 的影響，所以當(dāng)相鄰節(jié)點(diǎn)都被打的時(shí)候，必然導(dǎo)致 Qn 的值要產(chǎn)生變化，不再 具 有抗翻轉(zhuǎn)的能力。會發(fā)生單粒子多位翻轉(zhuǎn)（ SEMU），這也是我們要對 DICE 結(jié)構(gòu)進(jìn)行改進(jìn)的最初原因。 （ LEAPDICE）單元 工作原理分析 LEAPDICE 結(jié)構(gòu)也是一種 DICE 結(jié)構(gòu)，它的電路連接與 DICE 一致，但是在版圖上對 Nwell 和 Pwell 以及 N 管和 P 管的布局進(jìn)行了一系列的調(diào)整，進(jìn)而影響了其對 SEMU 的防輻射能力的不同。 LEAP 是一種版圖設(shè)計(jì)規(guī)則，是 Layout Design through ErrorAware Transistor Positioning 的簡稱。 LEAPDICE 是以一個(gè)被稱作為通過版圖設(shè)計(jì)來修復(fù)軟錯(cuò)誤的（ LEAP）的版圖設(shè)計(jì)方法。這個(gè) LEAPDICE 保存了原來的 DICE 電路的基本特性（包含了晶體管的大小型號等）。但卻使用了一個(gè)新的版圖設(shè)計(jì)，相對于 DICE 來講， LEAPDICE 具備了對單粒子多位翻轉(zhuǎn)免疫的特點(diǎn)。 LEAP 結(jié)構(gòu)被提出的原因是因?yàn)?DICE 存儲單元對 普通的 單粒子翻轉(zhuǎn)是免疫的。但對單粒子多重翻 轉(zhuǎn) (SEMU)是敏感的。 下面簡要舉例說明 DICE 的不足。 哈爾濱工業(yè)大學(xué) 本科畢業(yè)設(shè)計(jì)（ 論文 ） 12 LEAP 的電路連接圖與 DICE 是完全一致的，在 圖 24 所示例 的 DICE 中 ，對任 一個(gè)處于 OFF 狀態(tài)的晶體管的漏極節(jié)點(diǎn)，如 N0，當(dāng)其被帶電粒子撞擊后，電路節(jié)點(diǎn) Q0 挨著漏極節(jié)點(diǎn)， 這時(shí)便 暫時(shí)性的轉(zhuǎn)換 Q0 的 邏輯狀態(tài)，這可以迅速的關(guān)閉一個(gè)‘ ON’狀態(tài)的晶體管，如 N3，迅速開啟一個(gè)‘ OFF’狀態(tài)的晶體管，如 P1，從而引起電路中其他點(diǎn)的下列現(xiàn)象。 1. 節(jié)點(diǎn) Q1 受到兩個(gè)都開啟的 P1 和 N1 驅(qū)動，導(dǎo)致節(jié)點(diǎn) Q1 處電壓競爭。 2. 節(jié)點(diǎn) Q1 處的電壓變化減少了 P2 的驅(qū)動，現(xiàn) 在 Q2 只能微弱的感受到 M6 的驅(qū)動。 3. 節(jié)點(diǎn) Q3 的狀態(tài)是浮動的；‘ N P3 都是 OFF 狀態(tài)’。 這樣， 如果在 上述 DICE 單元中不存在受單粒子 效應(yīng) 影響的電路節(jié)點(diǎn)，電路節(jié)點(diǎn) Q0 會最終恢復(fù)到其最 初狀態(tài)，存儲單元也會繼續(xù)的產(chǎn)生正確的輸出，但當(dāng) 一個(gè)‘ OFF’狀態(tài)的晶體管的漏極節(jié)點(diǎn)被被同一個(gè)粒子撞擊 的時(shí)候 ，存儲單元就可能會誘發(fā)翻轉(zhuǎn) ，輸出錯(cuò)誤的結(jié)果。這就是 DICE 結(jié)構(gòu)的不足之處， LEAPDICE 恰恰能改善這不足。 為了更清楚的解釋 LEAP 原則，我們首先討論帶電粒子的撞擊問題，或者在CMOS 工藝中稱作是單粒子瞬變 。 當(dāng)帶電粒子撞擊 MOS 管附近，電子和空穴的被入射到硅中，充放電主要是是通過擴(kuò)散運(yùn)動和漂移運(yùn)動實(shí)現(xiàn)的，從而產(chǎn)生了反向電流，最終電流被收集或者被相互中和。對一個(gè) NMOS 來講，負(fù)電會被源極或者漏極收集，導(dǎo)致產(chǎn)生一個(gè)正向的脈沖。然而對一個(gè) PMOS 來講，正電被源極或者漏極收集，導(dǎo)致產(chǎn)生一個(gè)反向的脈沖。 對一個(gè)簡單的反相器來講，當(dāng)帶電粒子撞擊到 PMOS 管的漏極，正向脈沖在節(jié)點(diǎn)處被收集提高了反相器的輸出電壓；如果反相器的輸出電平是低電平，并且足夠多的充電電荷被收集，那么邏輯上反相器的輸出會改變，一旦這大量的入射電荷被耗 盡或者中和，節(jié)點(diǎn)處的輸出電壓被 NMOS 定為“ ON”；同樣的，當(dāng)一個(gè)反相器輸出為高電平的時(shí)候它的 NMOS 管漏極被帶電粒子撞擊那么輸出電平則會暫時(shí)性的下降。具體如圖 25~26 所示 ： 哈爾濱工業(yè)大學(xué) 本科畢業(yè)設(shè)計(jì)（ 論文 ） 13 圖 25 粒子撞擊到 OFF 狀態(tài)晶體管漏極時(shí)候輸出情況 當(dāng)反相器輸出為高電平時(shí)， PMOS 管的帶電粒子撞擊不會影響到電路的輸出電平，但是會驅(qū)使反向器的輸出電壓比提高，比供電電壓更高，直到‘ ON’狀態(tài)的P 管不再有過量的輸入充電。同理，如果這個(gè)反相器的輸出為低電平， NMOS 管的耗盡層質(zhì)點(diǎn)撞擊拉低了反相器的輸出，低于對地電平，同時(shí)也 增強(qiáng)了反相器的輸出狀況。 圖 26 粒子撞擊到 ON 狀態(tài)下晶體管漏極時(shí)的輸出狀態(tài) 為了圖例說明 LEAP 怎么樣在多節(jié)點(diǎn)的情況下電荷收集來減少單粒子的影響。我們考慮到這樣一種情況，就是一個(gè)反相器的 N 和 P 管的漏極同時(shí)被帶電粒子撞擊的情況下。圖 27 所示的反相器中， P 管收集的正向電流被 N 管所收集的反向電荷所抵消。最終會導(dǎo)致輸出端的低電平電荷收集。充電所降低的程度依賴于兩個(gè)漏極的相互關(guān)聯(lián)程度和帶電粒子撞擊漏極的方向。 哈爾濱工業(yè)大學(xué) 本科畢業(yè)設(shè)計(jì)（ 論文 ） 14 圖 27 LEAP 原則下 布局 的反相器 上圖所示的反相器證實(shí)了多個(gè)漏極的如何共用同一個(gè)電路節(jié) 點(diǎn)。借以減少電路中單粒子瞬變的影響， LEAP 同時(shí)也考慮到了不同電路元件之間的相互作用。為了說明這個(gè)，考慮如圖 28 的一對互隅電路，這個(gè)電路就是一對雙互鎖反相器，狀態(tài)1：“ A=0、 B=1”狀態(tài) 2：“ A= B=0”。單粒