【正文】 電阻的特性 ? Spice模型 )1)(()( 221 ?????????? TTTTWLRTR CC口 ΔT=TT0—溫度變化量 ； T0： 參數(shù)抽出時的基準(zhǔn)溫度 （ 25oC/27oC）； TC1： 1次溫度系數(shù) ， TC2： 2次溫度系數(shù)。 Spice仿真語句： RXXX n1 n2 200k TC1= 魏廷存 /2021年 48 多晶硅電阻 （ Polysilicon resistor） LW金屬（鋁）配線S i O2 n w e l lVDD金屬（鋁）V i aP o l y s i l i c o nPSUB? 典型值： R口 =數(shù)十 Ω~數(shù)百 Ω~數(shù) KΩ ? 為了保證電阻的絕對精度，通常要求電阻寬度 W在一定值以上 (例如 W2um)，且總電阻要大于 5個方塊電阻。 魏廷存 /2021年 49 多晶硅電阻 （ Polysilicon resistor） ? R口 的絕對誤差和溫度、電壓系數(shù)（ R口 隨溫度、電壓和工藝變化）： ? R口 的絕對誤差小于177。 20%，相對誤差：百分之幾 ? R口 的溫度系數(shù)取決于摻雜類型和濃度，其典型值為 : +%/oC（ P+摻雜）， %/oC（ n+摻雜） ? R口 的電壓系數(shù)小（電壓的一次系數(shù)為零） ? Polysilicon— 由于重摻雜 P+或 n+雜質(zhì)，形成多晶硅，降低電阻率（與單晶硅相比）； ? nwell— 將電阻與襯底隔離開，以防止襯底噪音通過耦合電容加到電阻中，起到屏蔽作用； ? 電阻的版圖設(shè)計時，避免采用蛇行的拐彎形狀，應(yīng)采用金屬連接，以防止拐彎處的應(yīng)力影響（局部電阻增大）； ? 特點：電阻值線性度高，對襯底寄生電容小，失配（尺寸誤差）相對小。 魏廷存 /2021年 50 多晶硅電阻的版圖設(shè)計實例 A B 金屬連接 虛擬電阻 虛擬電阻 魏廷存 /2021年 51 匹配電阻的版圖設(shè)計實例 虛擬電阻虛擬電阻WR1R2 在電路設(shè)計中，有時要求兩個電阻的比值（相對值： R1/R2）具有很高的精度（例如分壓電阻的分壓系數(shù)），此時在版圖設(shè)計中就要實現(xiàn)兩個電阻的高精度匹配。 魏廷存 /2021年 52 多晶硅電阻特性（續(xù)） ? NonSalicide Resistor (非硅化物電阻 ) 模擬 CMOS工藝中，為了提高方塊電阻的阻值，主要使用 NonSalicide Resistor。有選擇性地“阻擋” (SAB: Salicide Block)淀積在多晶硅之上的硅化物層，從而形成一個與摻雜多晶硅有相同電阻率的區(qū)域。但是電阻的兩端采用 硅化物 ，以降低接觸電阻。 硅 化 物 阻 擋 區(qū) ( S A B )硅 化 物 多 晶 硅P o l yF O X硅 化 物 多 晶 硅P 型 襯 底C o n t a c t魏廷存 /2021年 53 NonSalicide Resistor（例） NonSalicide Resistances Min. Typ. Max. Unit n+擴散電阻 (W=20um) 60 80 100 ohm/sq p+擴散電阻 (W=20um) 90 140 190 ohm/sq n+ Poly (W=20um) 80 130 180 ohm/sq p+ Poly (W=20um) 200 270 340 ohm/sq HR Poly (W/L = 20/100) 450 550 650 ohm/sq HR Poly (W/L = 20/100) 893 948 1003 ohm/sq sheet resistance 魏廷存 /2021年 54 Salicide Resistor ? Salicide Resistor 表面覆蓋有硅化物的多晶硅（多晶硅電阻）、覆蓋有硅化物的 p+或 n+有源區(qū)（擴散電阻）、 n阱（ n阱電阻）以及金屬層（金屬電阻）都可以作為電阻。 但由于硅化物的電阻率很低，且精度較差（ 177。 50%），通常用于要求小電阻的模擬電路。 Salicide Resistances： Min. Typ. Max. Unit n+擴散電阻 (W=) 2 8 15 ohm/sq P+擴散電阻 (W=) 2 8 15 ohm/sq n+ Poly電阻 (W=) 2 8 15 ohm/sq P+ Poly電阻 (W=) 2 8 15 ohm/sq 魏廷存 /2021年 55 nwell電阻 n w e l lP S U Bn+n+F O X? 電壓系數(shù)大，絕對精度：百分之幾十，相對精度：百分之幾； ? 方塊電阻的阻值較大（典型值數(shù) KΩ ），適合于做精度要求不高的大電阻， 例如上拉電阻或保護電阻； ? 與襯底之間有較大的寄生電容（耗盡層電容），并與電壓有關(guān)。 寄生電容 魏廷存 /2021年 56 擴散電阻 P S U Bn+F O X?電阻值隨工藝而變化，絕對精度： 177。 50%， 相對精度：百分之幾。 ?方塊電阻的阻值較小（典型值：數(shù) Ω~數(shù)十 Ω ） ?與襯底之間具有較大的寄生電容（耗盡層電容），并與電壓有關(guān) ?由于硅材料的導(dǎo)熱性能遠高于 SiO2，所以與多晶硅電阻相比，擴散 電阻可以承受更大的瞬態(tài)功耗（通常用在 ESD保護電路中）。 寄生電容 p 型 襯 底n阱 接 觸n 阱pp+n+n+P+擴 散 電 阻n+擴 散 電 阻魏廷存 /2021年 57 金屬電阻 要注意流過金屬電阻的最大電流限制 魏廷存 /2021年 58 電容 PSUB( a )n +多晶硅PSUB( b )F O X多晶硅1多晶硅2多晶硅 —擴散層 多晶硅 —多晶硅（ 2P工藝） 金 屬 配 線有 效 面 積oxr tWLC ??0?式中： ε0為真空的介電常數(shù)， εr為相對介電常數(shù) (對于 SiO2， εr=)。 WL為平行板電容的有效面積，tox為絕緣介質(zhì)層的的厚度。 魏廷存 /2021年 59 電容（續(xù)） 上述傳統(tǒng)電容的缺點 ： ?非線性：電容值隨外加電壓而變化（耗盡層寬度隨外加電壓變化） C=C0(1+α1v+α2v2+) ?下極板寄生電容較大 : 10~20% ?與 CMOS電容相比，單位面積電容小 ?制作工藝復(fù)雜，尤其是與 CMOS數(shù)字電路工藝不兼容 在現(xiàn)代模擬 CMOS工藝中，一般很少使用 魏廷存 /2021年 60