at89c51的介紹外文翻譯-其他專業(yè)(已改無錯(cuò)字)
2023-03-03 06:19:42 本頁面
【正文】 opped, and the instruction that invokes powerdown is the last instruction executed. The onchip RAM and Special Function Registers retain their values until the powerdown mode is terminated. The only exit from 2021屆電子信息科學(xué)與技術(shù)專業(yè)畢業(yè)設(shè)計(jì)外文翻 譯 6 powerdown is a hardware reset. Reset redefines the SFRs but does not change the onchip RAM. The reset should not be activated before VCC is restored to its normal operating level and must be held active long enough to allow the oscillator to restart and stabilize. Program Memory Lock Bits On the chip are three lock bits which can be left unprogrammed (U) or can be programmed (P) to obtain the additional features listed in the table below. When lock bit 1 is programmed, the logic level at the EA pin is sampled and latched during reset. If the device is powered up without a reset, the latch initializes to a random value, and holds that value until reset is activated. It is necessary that the latched value of EA be in agreement with the current logic level at that pin in order for the device to function properly. 2021屆電子信息科學(xué)與技術(shù)專業(yè)畢業(yè)設(shè)計(jì)外文翻 譯 7 譯文： AT89C51 的介紹 描述 AT89C51 是一個(gè)低電壓，高性能 CMOS 8 位單片機(jī)帶有 4K字節(jié)的可反復(fù)擦寫的程序存儲器（ PENROM）。這種器件采用 ATMEL 公司的高密度、不容易丟失存儲技術(shù)生產(chǎn)，并且能夠與 MCS51 系列的單片機(jī)兼容。片內(nèi)含有 8 位中央處理器和閃爍存儲單元，有較強(qiáng)的功能的 AT89C51 單片機(jī)能夠被應(yīng)用到控制領(lǐng)域中。 功能特性 AT89C51 提供以下的功能標(biāo)準(zhǔn)： 4K 字節(jié)閃爍存儲器， 128 字節(jié)隨機(jī)存取數(shù)據(jù)存儲器， 32 個(gè) I/O 口， 2 個(gè) 16 位定時(shí) /計(jì)數(shù)器， 1 個(gè) 5 向量兩級中斷結(jié)構(gòu)， 1 個(gè)串行通信口，片內(nèi)震蕩器和時(shí)鐘電路。另外， AT89C51 還可以進(jìn)行 0HZ 的靜態(tài)邏輯操作，并支持兩種軟件的節(jié)電模式。閑散方式停止中央處理器的工作，能夠允許隨機(jī)存取數(shù)據(jù)存儲器、定時(shí) /計(jì)數(shù)器、串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存隨機(jī)存取數(shù)據(jù)存儲器中的內(nèi)容，但震蕩器停止工作并禁止其它所有部件的工作直到下一個(gè)復(fù)位。 引腳描述 VCC：電源電壓 GND：地 P0 口 P0 口是一組 8 位漏極開路雙向 I/O 口，即地址 /數(shù)據(jù)總線復(fù)用口。作為輸出口時(shí)，每一 個(gè)管腳都能夠驅(qū)動(dòng) 8 個(gè) TTL 電路。當(dāng) “1”被寫入 P0 口時(shí)，每個(gè)管腳都能夠作為高阻抗輸入端。 P0 口還能夠在訪問外部數(shù)據(jù)存儲器或程序存儲器時(shí)，轉(zhuǎn)換地址和數(shù)據(jù)總線復(fù)用，并在這時(shí)激活內(nèi)部的上拉電阻。 P0 口在閃爍編程時(shí)， P0 口接收指令，在程序校驗(yàn)時(shí)，輸出指令，需要接電阻。 2021屆電子信息科學(xué)與技術(shù)專業(yè)畢業(yè)設(shè)計(jì)外文翻 譯 8 P1 口 P1 口一個(gè)帶內(nèi)部上拉電阻的 8 位雙向 I/O 口， P1 的輸出緩沖級可驅(qū)動(dòng) 4 個(gè) TTL電路。對端口寫 “1”，通過內(nèi)部的電阻把端口拉到高電平，此時(shí)可作為輸入口。因?yàn)閮?nèi)部有電阻，某個(gè)引腳被外部信號拉低時(shí)輸出一個(gè)電流。閃爍編程時(shí)和程序校驗(yàn)時(shí)， P1口接收低 8 位 地址。 P2 口 P2口是一個(gè)內(nèi)部帶有上拉電阻的 8位雙向 I/O口， P2的輸出緩沖級可驅(qū)動(dòng) 4 個(gè) TTL電路。對端口寫 “1”，通過內(nèi)部的電阻把端口拉到高電平，此時(shí)，可作為輸入口。因?yàn)閮?nèi)部有電阻，某個(gè)引腳被外部信號拉低時(shí)會(huì)輸出一個(gè)電流。在訪問外部程序存儲器或16 位地址的外部數(shù)據(jù)存儲器時(shí)， P2 口送出高 8 位地址數(shù)據(jù)。在訪問 8 位地址的外部數(shù)據(jù)存儲器時(shí)， P2 口線上的內(nèi)容在整個(gè)運(yùn)行期間不變。閃爍編程或校驗(yàn)時(shí)， P2 口接收高位地址和其它控制信號。 P3 口 P3 口是一組帶有內(nèi)部電阻的 8 位雙向 I/O 口， P3 口輸出緩沖故可驅(qū)動(dòng) 4 個(gè) TTL電路。對 P3 口寫如 “1”時(shí)，它們被內(nèi)部電阻拉到高電平并可作為輸入端時(shí)，被外部拉低的 P3 口將用電阻輸出電流。 P3 口除了作為一般的 I/O 口外，更重要的用途是它的第二功能，如下表所示： 端口引腳 第二功能 RXD TXD INT0 INT1 T0 T1 2021屆電子信息科學(xué)與技術(shù)專業(yè)畢業(yè)設(shè)計(jì)外文翻 譯 9 WR RD P3 口還接收一些用于閃爍存儲器編程和程序校驗(yàn)的控制信號。 RST 復(fù)位輸入。當(dāng)震蕩器工作時(shí)， RET
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號-1