【正文】 12), .clk2(SYNTHSIZED_WIRE_13), .F_out(SYNTHSIZED_WIRE_0))。 datemain b2v_inst4(.Date_EN(SYNTHSIZED_WIRE_52), .date_disp_clk(SYNTHSIZED_WIRE_44), .day_EN(SYNTHSIZED_WIRE_16), .Date_set_EN(SYNTHSIZED_WIRE_53), .SW1(SW1), .SW2(SW2), .day0(SYNTHSIZED_WIRE_30), .day1(SYNTHSIZED_WIRE_31), .Disp_select_date(SYNTHSIZED_WIRE_29), .montho(SYNTHSIZED_WIRE_36), .month1(SYNTHSIZED_WIRE_37))。 time_disp_select b2vinst6(.clk_1kHz(Clock), .clk_200Hz(SYNTHSIZED_WIRE_44), .Time_EN(SYNTHSIZED_WIRE_41), .TimeSet_EN(SYNTHSIZED_WIRE_42), .timeset_disp_driver(SYNTHSIZED_WIRE_21), .timr_disp_select(SYNTHSIZED_WIRE_40))。 endmodule module maincontrol(SW3,Timepiece_EN,TimSet_EN,Stopwatch_EN,Alarmclock_EN,Date_EN,DateSet_EN)。 output TimSet_EN。 output Alarmclock_EN。 output DateSet_EN。 reg Timepiece_EN。 reg Stopwatch_EN。 reg Date_EN。 reg [2:0] Function。b1010) Function=Function+339。 else Function=339。 case (Function) 河北大學 2021屆本科生畢業(yè)論文 (設計 ) 28 339。b1。b0。b0。b0。b0。b0。b001: begin Timepiece_EN=139。 TimSet_EN=139。 Stopwatch_EN=139。 Alarmclock_EN=139。 Date_EN=139。 DateSet_EN=139。 end 339。b0。b0。b1。b0。b0。b0。b011: begin Timepiece_EN=139。 TimSet_EN=139。 Stopwatch_EN=139。 Alarmclock_EN=139。 Date_EN=139。 DateSet_EN=139。 end 河北大學 2021屆本科生畢業(yè)論文 (設計 ) 29 339。b0。b0。b0。b0。b1。b0。b101: begin Timepiece_EN=139。 TimSet_EN=139。 Stopwatch_EN=139。 Alarmclock_EN=139。 Date_EN=139。 DateSet_EN=139。 end default: begin Timepiece_EN=139。 TimSet_EN=139。 Stopwatch_EN=139。 Alarmclock_EN=139。 Date_EN=139。 DateSet_EN=139。 end endcase end endmodule module autodate(EN1,EN2,month1,month0,day1,day0,EO1)。 output EO1。 河北大學 2021屆本科生畢業(yè)論文 (設計 ) 30 reg EO1。 always (posedge EN1) begin if(EN2==139。b1。b0001)amp。(month1439。b0011)amp。(month1439。b0101)amp。(month1439。b0111)amp。(month1439。b1000)amp。(month1439。b0000)amp。(month1439。b0010)amp。(month1439。b1001)amp。(day1439。b1。b1001)amp。(day1==439。b1。b0。b0011) day1=day1+439。 else begin day1=439。 if((month0439。amp。b0001)) month0=month0+439。 else if((month0439。amp。b0001)) month0=month0+439。 else begin month0439。 if month1439。b1。b0。b0100)amp。(month1439。b0110)amp。(month1439。b1001)amp。(month1439。b0001)amp。(month1==439。b1001)amp。(day1439。b1。b0。b0011) day1=day1+439。 else begin day1=439。 if(month0439。amp。b0001)) month0=month0+439。 else if(month0439。amp。b0001)) month0=month0+439。 else begin month0439。b0001) month1=month1+439。 else month1=439。 end end end end 河北大學 2021屆本科生畢業(yè)論文 (設計 ) 32 else if((month0==439。amp。b0001))) begin if(((day0439。amp。b0010))||((day0439。amp。b0011))) day0=day0+439。 else begin day0=439。 if(day1439。b1。b0。b1。b0。 output [1:0] disp_drive。 input EN2。 reg [1:0] disp_drive。 always (posedge SW1) begin if(EN2==139。b11) disp_drive=disp_drive+239。 河北大學 2021屆本科生畢業(yè)論文 (設計 ) 33 else disp_drive=239。 end end always (posedge SW2) begin case(disp_drive) 239。b0010) month_set1=month_set1+439。 else month_set1=439。 end 239。b1001) month_set0=month_set0+439。 else month_set0=439。 239。b0011) day_set1=day_set1+439。 else day_set1=439。 end 239。b1001) day_set0=day_set0+439。 else day_set0=439。 end endcase end 河北大學 2021屆本科生畢業(yè)論文 (設計 ) 34 endmodule module datecontrol(clk, Date_EN, EN1,auto_month1,auto_month0,auto_day1,auto_day0,disp_dtiver, EN2,set_month1,set_month0,set_day1,set_day0, month1,month0,day1,day0,disp_select)。 output [5:0] disp_select。 input [3:0] set_month1,set_month0,set_day1,set_day0。 reg [3:0] month1,month0,day1,day0。 reg [1:0] auto_disp_driver。b1)amp。(Data_EN==139。 month0=auto_month0。 day0=auto_day0。b11) auto_disp_driver=auto_disp_driver+239。 case(auto_disp_driver) 239。b100000。b01: disp_select=639。 239。b001000。b11: disp_select=639。 defult:disp_select=639。 endcase end else if(EN2==139。 河北大學 2021屆本科生畢業(yè)論文 (設計 ) 35 month0=set_month0。 day0=set_day0。b00: disp_select=639。 239。b010000。b10: disp_select=639。 239。b000100。b000000。 output alarm。 input clk_200Hz,EN,SW1,SW2。 reg [5:0] alarmclock_disp_select。 reg [3:0] hour_set1,hour_sey0。 reg [3:0] second_set1,second_sey0。 always begin if((hour_set1==hour1)amp。(hour_set0==hour0) amp。(minute_set1==minute1)amp。(minute_set0==minute0)amp。amp。amp。b1。b01。b1) begin if(disp_driver!=339。b1。b000。b000: begin disp_driver=639。 if(hour_set1439。b1。b0。b001: begin disp_driver=639。 if(hour_set1439。amp。b1001)) hour_set0=hour_set0+439。 else if(hour_set1==439。amp。b0100)) hour_set0=hour_set0+439。 else hour_set0=439。 河北大學 2021屆本科生畢業(yè)論文 (設計 ) 37 end 339。b001000。b0101) minute_set1=minute_set1+439。 else minute_set1=439。 end 339。b000100。b1001) minute_set0=minute_set0+439。 else minute_set0=439。 end 339。b000010。b0101) second_set1=second_set1+439。 else minute_set1=439。 end 339。b000001。b1001) second_set0=second_set0+439。 else minute_set0=439。 河北大學 2021屆本科生畢業(yè)論文 (設計 ) 38 end defult: begin end endcase end always (posedge clk200Hz) begin case(disp_driver) 339。b100000。b001: alarmclock_disp_select=639。 339。b001000。b011: alarmclock_disp_select=639。 339。b000010。b101: alarmclock_disp_select=639。 339。b000000。 output f200hz,f60hz,f1hz。 //1KHz input reg f200hz,f60hz,f1hz。 always (posedge clk) begin if(CNT1 839。b1。b0。b0。b1。b00000010) begin CNT2 = CNT2 + 839。 f60hz = 139。 end else begin CNT2 = 839。 f60hz = 139。 end end always (posedge f200hz) begin if(CNT3 839。b1。b0。b0。b1。 output [3:0] hour_set1,hour_set0。 output [3:0] second_set1,second_set0。 input TimeSet_EN。 input [3:0] hour1,hour0。 input [3:0] second1,second0。 reg [3:0] minute_set1,minute_set0。 reg [2:0] disp_drive。 hour_set0=hour0。 minute_set0=minute0。 second_set0=second0。b1) 河北大學 2021屆本科生畢業(yè)論文 (設計 ) 41 gegin if(disp_drive339。b1。b