【正文】 下降沿時刻狀態(tài)發(fā)生變化。邊沿觸發(fā)器的抗干擾性能最好。若復(fù)位和置位信號為低電平有效，當(dāng)需要直接復(fù)位（置 0）時，就在 DR 端加低電平；當(dāng)需要直接置位（置 1）時，就在 DS 端加低電平。 復(fù)位和置位方式又分為同步方式和異步方式。 所謂異步方式，是指只要有復(fù)位或置位信號，無須時鐘信號配合，就 能實(shí)現(xiàn)相應(yīng)功能。 一、基本 RS 觸發(fā)器 1．電路組成 基本觸發(fā)器是指觸發(fā)器的狀態(tài)直接由觸發(fā)信號控制。 兩個與非門 G G2；兩個輸入端 DDSR、 ；兩個輸出端 Q、 Q ，邏輯狀態(tài)是互補(bǔ)的。 工 作狀態(tài)： 0?Q ， 1?Q 時觸發(fā)器處于“ 0”態(tài) (穩(wěn)定狀態(tài) )； 01 ?? ， 時觸發(fā)器處于“ 1”態(tài) (穩(wěn)定狀態(tài) )。 4．真值表 表 231 為基本 RS 觸發(fā)器真值表 .。 觸發(fā)器的翻轉(zhuǎn)：觸發(fā)器狀態(tài)在外加信號作用下狀態(tài)轉(zhuǎn)換的過程。 5．邏輯功能 基本 RS 觸發(fā)器的邏輯功能如下： 當(dāng) 0D?R ， 1D?S 時，則 )( 10 ?? ； 當(dāng) 1D?R ， 0D?S 時，則 )( 01 ?? ； 當(dāng) 1D?R ， 1D?S 時， 則 Q 不變 (Q 不變 )； 當(dāng) 0D?R ， 0D?S 時，則 Q 不定 (Q 不定 )；這是不允許的。 R 1R S C1 1S DSDRSRCP (a) 邏輯圖 (b) 邏輯符號 圖 232 主從 RS 觸發(fā)器 2．邏輯符號 主從 RS觸發(fā)器的邏輯符號如圖 232 (b)所示。 表 232 主從 RS 觸發(fā)器的直值表 S R Qn+1 第 三 章 觸發(fā)器 0 0 Qn 0 1 0 1 0 1 1 1 不定 (禁止 ) 4．主從 RS 觸發(fā)器的邏輯功能： 主從 RS觸發(fā)器具有“置 0”、“置 1”、“保持”三個邏輯功能。 2．邏輯符號 主從 JK觸發(fā)器的邏輯符號如圖 233 (b)所示。 圖 233 JK 觸發(fā)器 3．真值表 根據(jù)圖 233 經(jīng)分析可得主從 JK 觸發(fā)器的真值表 233。 搶答器的設(shè)計 四、 D觸發(fā)器 1．電路結(jié)構(gòu) D觸發(fā)器可由 JK觸發(fā)器轉(zhuǎn)換而成，如圖 234 (a)所示，只要在 JK觸發(fā)器的 K 端接一個非門，再接到 J端，引出一個控制端 D，即可組成 D觸發(fā)器。 R 1k S C1 1J 1 R 1D S C1 D (a) 邏輯連接圖 (b) 邏輯符號 圖 234 用 JK觸發(fā)器轉(zhuǎn)換成 D觸發(fā)器 2．真值表 D觸發(fā)器實(shí)際上是 JK觸發(fā)器中 J≠ K 條件下的特殊電路。由此得到 D觸發(fā) 器的真值表 233。 五、 T 時鐘觸發(fā)器 1．電路結(jié)構(gòu) 與 D 觸發(fā)器相似， T 觸發(fā)器也可由 JK 觸發(fā)器轉(zhuǎn)換而成，如圖 235 (a)所示，只要將 JK 觸發(fā)器的 J 端和 K 端，直接連接在一起，引出一個控制端 T，即可組成 T 觸發(fā)器。 R 1T S C1 R 1k S C1 1J D (a) 邏輯連接圖 (b) 邏輯符號 圖 235 用 JK觸發(fā)器轉(zhuǎn)換成 T觸發(fā)器 2．真值表 T觸發(fā)器實(shí)際上是 JK觸發(fā)器中 J=K 條件下的特殊電路。由此得第 三 章 觸發(fā)器 到 T 觸發(fā)器的真值表 234。因此 T 觸發(fā)器又稱為可控計數(shù)型觸發(fā)器。 在實(shí)際的數(shù)字系統(tǒng)中，通常把能夠用來存儲一組二進(jìn)制代碼的同步時序邏輯電路稱為寄存器。由于一個觸發(fā)器能夠存儲一位二進(jìn)制數(shù)碼，所以把 n個觸發(fā)器的時鐘端口連接起來就能構(gòu)成一個存儲 n 位二進(jìn)制碼的寄存器。其中， DR 是異步清零控制端。 圖 239(b)所示電路的數(shù)碼接收過程為：將需要存儲的四位二進(jìn)制數(shù)碼送到數(shù)據(jù)輸入端 D0～ D3，在 CP 端送一個 時鐘脈沖，脈沖上升沿作用后，四位數(shù)碼并行地出現(xiàn)在四個觸發(fā)器 Q 端。 VCC GND 1 2 3 5 6 7 4 8 9 10 11 12 13 14 15 16 Q 3 D 3 D 2 Q 2 CP Q 1 Q 0 D 1 DR7 4 LS 1 7 5 D 0 1Q2Q3Q0Q (a) 外引線排列圖 搶答器的設(shè)計 CP Q 0 R 1D C1 0R 1D C1 1R 1D C1 2R 1D C1 3Q 1 Q 2 Q 3 1 1 D 0 D 1 D 3 FF 0 FF 1 FF 2 FF 3 DR (b) 邏輯圖 圖 239 4位集成寄存器 74LSl75 表 236 74LS175的功能表 清零 時鐘 輸 入 輸 出 工作模式 CR CP 1D 2D 3D 4D 1Q 2Q 3Q 4Q 0 0 0 0 0 異步清零 1 ↑ 1D 2D 3D 4D 1D 2D 3D 4D 數(shù)碼寄存 1 1 保 持 數(shù)據(jù)保持 1 0 保 持 數(shù)據(jù)保持 鎖存器 一位 D觸發(fā)器只能傳送或存儲一位數(shù)據(jù)，而在實(shí)際工作中往往希望一次傳送或存儲多位數(shù)據(jù)。這樣所構(gòu)成的能一次傳送或存儲多位數(shù)據(jù)的電路就稱為“鎖存器”。 VDD V SS 1 2 3 5 6 7 4 8 9 10 11 12 13 14 15 16 4 Q 3 D 2 Q 1 Q CP CC 40 42 1 D Q 34 D Q 4 3 Q Q 22 D M Q 1 圖 2310 CC4042 是四 D 鎖存器外引線排列圖 CP 為時鐘輸入端； M 為時鐘方式控制端。可見，寄存器和鎖存器具有不同的應(yīng)用場合，主要取決于控制方式以及控制信號和數(shù)據(jù)之間的時間關(guān)系。 移位寄存器是計算機(jī)和各種數(shù)字系統(tǒng)中的重要部件，應(yīng)用十分廣泛。在有些數(shù)字系統(tǒng)中，還經(jīng)常需要進(jìn)行串行數(shù)據(jù)和并行數(shù)據(jù)之間的相互轉(zhuǎn)換、傳送，這些都必須用移位寄存器。 圖 2311 為 4位右移寄存器邏輯電路圖，設(shè)移位寄存器的初始狀態(tài)為 0000，串行輸入數(shù)碼 DI=1101，從高位到低位依次輸入。電路的時序圖如圖 2311 所示，表238為其狀態(tài)表。串行輸出時，要繼續(xù)輸入 4個移位脈沖，才能將寄存器中存放的 4 位數(shù)碼 1101 依次輸出。所以，移位寄存器具有串行輸入 — 并行輸出和串行輸入 — 串行輸出兩種工作方式。 圖 234 為 4 位左移寄存器，其工作原理與右移存在器完全相同，不同之處是右移寄存器是從低位開始輸入數(shù)據(jù)而左移寄存器是從高位開始輸入數(shù)據(jù)。 DSR為右移串行輸入端， DSL為左移串行輸入端。 RFF∧1DC13Qamp?！?∧R1DC11FFQamp。∧C1R01DQ≥1111Q Q1 30 2CPCR串行輸入SLD（左移）串行輸入DSR（右移）串行輸出DOR（右移）串行輸出DOL（左移）移位控制SS=1：右 移S=0：左 移并 行 輸 出 圖 2313D觸發(fā)器組成的 4位雙向左移寄存器 搶答器的設(shè)計 第四章 搶答 器 電路 的制作與調(diào)試 搶答器功能分析 搶答器是競賽問答中一種常用的必備裝置，從原理上講，它是一種典型的數(shù)字電路，其中包括了組合邏輯電路和時序電路。他們的編號分別為“ 1”、“ 2”、“ 3”、“ 4”各用一個搶答按鈕，編號與參賽者的號碼一一對應(yīng)。 第 三 章 觸發(fā)器 3．搶答器對搶答選手動作的先后有很強(qiáng)的分辨能力，即使他們的動作僅相差幾毫秒，也能分辨出搶答者的先后來。 4．主持人具有手動控制開關(guān) ，可以手動清零復(fù)位，為下一輪搶答做準(zhǔn)備。它主要由開關(guān)陣列電路、觸發(fā)鎖存電路、編碼器、 7段顯示譯碼器、數(shù)碼顯示器等幾部分組成。 開關(guān) 陣列 電路 觸發(fā) 鎖存 電路 編 碼 器 七 段 顯 示 譯碼器 數(shù)碼 顯示 器 解 鎖 電路 圖 241 搶答器的組成框圖 (1) 開關(guān)陣列電路 該電路由多路開關(guān)所組成，每一競賽者與一組開關(guān)相對應(yīng)。 (2) 觸發(fā)鎖存電路 當(dāng)某一開關(guān)首先按下時，觸發(fā)鎖 存電路被觸發(fā)，在輸出端產(chǎn)生相應(yīng)的開關(guān)電平信息，同時為防止其它開關(guān)隨后觸發(fā)而產(chǎn)生紊亂，最先產(chǎn)生的輸出電平變化又反過來將觸發(fā)電路鎖定。 (4) ７段顯示譯碼器 譯碼驅(qū)動電路將編碼器輸出的 8421BCD 碼轉(zhuǎn)換為數(shù)碼管需要的邏輯狀態(tài)，并且為保證數(shù)碼管正常工作提供足夠的工作電流。本設(shè)計提供的為 LED 數(shù) 碼管。電路中 R1～ R4為上拉和限流電阻。 圖 242 四路開關(guān)陣列電路 (2) 觸發(fā)鎖存電路 圖 243 所示為 4 路觸發(fā)鎖存電路。由此可見，觸發(fā)鎖存電路具有時序電路的特征，是實(shí)現(xiàn)搶答器功能的關(guān)鍵。 (4) 譯碼驅(qū)動及顯示單元 編碼器實(shí)現(xiàn)了對開關(guān)信 號的編碼并以ＢＣＤ碼的形式輸出。一般這種譯碼通常稱為７段譯碼顯示驅(qū)動器。 (5) 解鎖電路 當(dāng)觸發(fā)鎖存電路被觸發(fā)鎖存后，若要進(jìn)行一下輪的重新?lián)尨穑瑒t需將鎖存器解鎖。具體實(shí)現(xiàn)方法請讀者考慮。 1．電路組成及其元器件的選擇說明。 (2) 觸發(fā)鎖存電路：選擇 CC4042 四 D鎖存器。 (3) 編碼器：選 CC4532 8－ 3線優(yōu)先（高位優(yōu)先）編碼器。選擇ＬＥＤ數(shù)碼管作為顯示單元電路。將解鎖開關(guān)信號與鎖存器反饋信號相與后再加到鎖存器的使能 輸入端，當(dāng)解鎖開關(guān)信號為 0時，可將使能端強(qiáng)迫置１，使鎖存器重新處于等待接收狀態(tài)。對圖 244 所示電路進(jìn)行仿真調(diào)試，目的是為了觀察和測量電路的 性能指標(biāo)，并調(diào)整部分元器件參數(shù)，從而達(dá)到各項(xiàng)指標(biāo)的要求。 表 241 為四人搶答器電路元件清單，圖 246為四人搶答器制作 3D 圖。 在數(shù)字電路制作過程中，有錯誤布線引起的故障，常占很大比例。 ，一般 IC的方向是缺口（或標(biāo)記）朝左，引腳序號從左下方的第一個引腳開始，按逆時鐘方向依次遞增至左上方的第一個引腳。 ，隨意亂接容易造成漏接錯接，較好的方法是接好固定電平點(diǎn)，如電源線、地線、門電路閑置輸入端、觸發(fā)器異步置位復(fù)位端等，其次，在按信號源的順序從輸入到輸出依次布線。 ，應(yīng)注意集成元器件的合理布局，以便得到最 佳布線，布線時，順便對單個集成器件進(jìn)行功能測試。 ，布線和調(diào)試工作是不能截然分開的，往往需要交替進(jìn)行，對大型電路元器件很多的，可將總電路按其功能劃分為若干相對獨(dú)立的部分，逐個布線、調(diào)試（分調(diào)），然后將各部分連接起來（聯(lián)調(diào)）。 因此，上述四點(diǎn)應(yīng)作為檢查故障的主要線索，以下介紹幾種常見的故障檢查方法： (1) 查線法 由于大部分故障都是由于布線錯誤引起的，因此，在故障發(fā)生時，復(fù)查電路連線為排除故障的有效方法。 (2) 觀察法 用萬用表直接測量各集成塊的 Vcc 端是否加上電源電壓；輸入信號、時鐘脈沖等是否加到實(shí)驗(yàn)電路上，觀察輸出端有無反應(yīng)。 (3) 信號注入法 在電路的每一級輸入端加上特定信號，觀察該級輸出響應(yīng)，從而確定該級是否有故障，必要時可以切斷周圍連線，避免相互影響。 (5) 替換法 對于多輸入端器件，如有多余端則可調(diào)換另一輸入端試用。 (6) 動態(tài)逐線跟蹤檢查法 對于時序電路，可輸入時鐘信號按信號流向依次檢查各級波形，直到找出故障點(diǎn)為止。 以上檢查故障的方法，是指在儀器工作正常的前提下進(jìn)行的，如果電路功能測不出來，則應(yīng)首先檢查供電情況，若電源電壓已加上，便可把有關(guān) 輸出端直接接到 0— 1顯示器上檢查，若邏輯開關(guān)無輸出，或單次 CP 無輸出，則是開關(guān)接觸不好或是內(nèi)部電路壞了，一般就是集成器件壞了。 搶答器的設(shè)計 結(jié)