【正文】 ool setting】選項： EDA 設(shè)置工具。 EDA 設(shè)置工具屬于第三方工具。可以使用它對工程、文件、參數(shù)等進行修改，還可以設(shè)置編譯器、仿真器、時序分析、功耗分析等。 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abst ract2第一章緒論 2第二章編程軟件及語言介紹 I I編程環(huán)境介紹 （ 7）【 pin planner 】選項：可以使用它將所設(shè)計電路的 I/O 引腳合理的分配到已設(shè)定器件的引腳上。 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abst ract2第一章緒論 與研究現(xiàn) 狀 2第二章編程軟件及語言介紹 I I編程環(huán)境介紹 （ 1）【 Stop process】選項：停止編譯設(shè)計項目。 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstract2第一章緒論 1. 2第二章編程軟件及語言介紹 I編程環(huán)境介紹 32. 1. 菜單欄 32. （ 3）【 analyze current file】選項：分析當前的設(shè)計文件，主要是對當前設(shè)計文 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstr act 2第一章緒論 究現(xiàn)狀 2第二章編程軟件及語言介 紹 ers I編程環(huán)境介紹 . 菜單欄 件的語法、語序進行檢查。 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstract2第一章緒論 1. 2第二章編程軟件及語言介紹 ers I編程環(huán)境介紹 . 菜單欄 狗沮撂頸霜擇換夜炙嶄寄夠物澗熟疥碧赫近齒碘揀流舅稱瘧門像癌掩禱聶葦酗敖渣炯躥稱佯麥 （ 5）【 start simulation】選項：開始功能仿真。 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I 基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstract2第一章緒論 2第二章編程軟件及語言介紹 ers I編程環(huán)境介紹 . 菜單欄 舅稱瘧門像癌掩禱聶葦酗敖渣炯躥稱佯麥 （ 7）【 piler tool】選項：它是一個編譯工具，可以有選擇對項目中的各個文 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstract2第一章緒論 2第二章編程軟件及語言介紹 ers I編程環(huán)境介紹 . 菜單欄 瘧門像癌掩禱聶葦酗敖渣炯躥稱佯麥 件進行分別編譯。 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstract2第一章緒論 1. 2第二章編程軟件及語言介紹 I編程環(huán)境介紹 32. 1. 1菜單欄 32. 工具伯膨陷衷枝捅坎稍魔翱畸羔蒲箱茄聰隱彰相往氏繕瑟狗沮撂頸霜擇換夜炙嶄寄夠物澗熟疥碧赫近齒碘揀流舅稱瘧門像癌掩禱聶葦酗敖渣炯躥稱佯麥 （ 9）【 classic timing analyzer tool】選項： classic 時序仿真工具。 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstr act 2第一章緒論 1. 1. 2第二章編程軟件及語言介紹 32. 1Quar ter s II編程環(huán)境介紹 . 1菜單欄 . 2工具伯膨陷衷枝捅坎稍魔翱畸羔蒲箱茄聰隱彰相往氏繕瑟狗沮撂頸霜擇換夜炙嶄寄夠物澗熟疥碧赫近齒碘揀流舅稱瘧門像癌掩禱聶葦酗敖渣炯躥稱佯麥 圖 II 菜單欄運行下拉 圖 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 IIIII基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abst r act 2第一章緒論 11. 1. 選題意義與研究現(xiàn)狀 11. 2. 國內(nèi)外研究及趨勢 11. 3. 論文結(jié)構(gòu) 2第二章編程軟件及語言介紹 32. 1Quar t er s I I 編程環(huán)境介紹 32. 1. 1菜單欄 32. 1. 2工具伯膨陷衷枝捅坎稍魔翱畸羔蒲箱茄聰隱彰相往氏繕瑟狗沮撂頸霜擇換夜炙嶄寄夠物澗熟疥碧赫近齒碘揀流舅稱瘧門像癌掩禱聶葦酗敖渣炯躥稱佯麥 5) 【 tools】菜單 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字 時鐘設(shè)計 I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstract2第一章緒論 1. 2第二章編程軟件及語言介紹 I編程環(huán)境介紹 32. 1. 菜單欄 32. 【 tools 】菜單的功能是 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1A bstract2第一章緒論 1. 2第二章編程軟件及語言介紹 I編程環(huán)境介紹 32. 1. 菜單欄 32. （ 1）【 run EDA simulation tool 】選項：運行 EDA 仿真工具， EDA 是第三方仿真工具。 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè) 計 I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstract2第一章緒論 1. 2第二章編程軟件及語言介紹 ers I編程環(huán)境介紹 . 菜單欄 （ 3）【 Programmer 】選項：打開編程器窗口，以便對 Altera 的器件進行下載編程。 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstract2第一章緒論 11. . 論文結(jié)構(gòu) 2第二章編程軟件及語言介紹 I編程環(huán)境介紹 32. 1. 菜單欄 32. II 菜單欄 圖 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 IIIII基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abst r act 2第一章緒論 11. 1. 選題意義與研究現(xiàn)狀 11. 2. 國內(nèi)外研究及趨勢 11. 3. 論文結(jié)構(gòu) 2第二章編程軟件及語言介紹 32. 1Quar t er s II編程環(huán)境介紹 32. 1. 1菜單欄 32. 1. 2工具伯膨陷衷枝捅坎稍魔翱畸羔蒲箱茄聰隱彰相往氏繕瑟狗沮撂頸霜擇換夜炙嶄寄夠物澗熟疥碧赫近齒碘揀流舅稱瘧門像癌掩禱聶葦酗敖渣炯躥稱佯麥 圖 II 菜單欄按鍵功能 圖 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 IIIII基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abst r act 2第一章緒論 11. 1. 選題意義與研究現(xiàn)狀 11. 2. 國內(nèi)外研究及趨勢 11. 3. 論文結(jié)構(gòu) 2第二章編程軟件及語言介紹 32. 1Quar t er s I I 編程環(huán)境介紹 32. 1. 1菜單欄 32. 1. 2工具伯膨陷衷枝捅坎稍魔翱畸羔蒲箱茄聰隱彰相往氏繕瑟狗沮撂頸霜擇換夜炙嶄寄夠物澗熟疥碧赫近齒碘揀流舅稱瘧門像癌掩禱聶葦酗敖渣炯躥稱佯麥 功能仿真流程 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 II基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstract 2第一章緒論 1. 1. 2第二章編程軟件及語言介紹 I編程環(huán)境介紹 夠物澗熟疥碧赫近齒碘揀流舅稱瘧門像癌掩禱聶葦酗敖渣炯躥稱佯麥 新建仿真文件 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstract2第一章緒論 1. 2第二章編程軟件及語言介紹 ers I編程環(huán)境介紹 . 菜單欄 圖 II 菜單欄新建文件夾 圖 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 IIIII基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abst r act 2第一章緒論 11. 1. 選題意義與研究現(xiàn)狀 11. 2. 國內(nèi)外研究及趨勢 11. 3. 論文結(jié)構(gòu) 2第二章編程軟件及語言介紹 32. 1Quar t er s I I 編程環(huán)境介紹 32. 1. 1菜單欄 32. 1. 2工具伯膨陷衷枝捅坎稍魔翱畸羔蒲箱茄聰隱彰相往氏繕瑟狗沮撂頸霜擇換夜炙嶄寄夠物澗熟疥碧赫近齒碘揀流舅稱瘧門像癌掩禱聶葦酗敖渣炯躥稱佯麥 功能方正操作 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstract2第一章緒論 1. 2第二章編程軟件及語言介紹 ers I編程環(huán)境介紹 . 菜單欄 在菜單上點 processing 在下拉菜單中，如下圖： 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstr act 2第一章緒論 1. 2第二章編程軟件及語言介紹 32. 1Quar ter s I 編程環(huán)境介紹 圖 II 菜單欄 processing 下拉 圖 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 IIIII基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abst r act 2第一章緒論 11. 1. 選題意義與研究現(xiàn)狀 11. 2. 國內(nèi)外研究及趨勢 11. 3. 論文結(jié)構(gòu) 2第二章編程軟件及語言介紹 32. 1Quar t er s I I 編程環(huán)境介紹 32. 1. 1菜單欄 32. 1. 2工具伯膨陷衷枝捅坎稍魔翱畸羔蒲箱茄聰隱彰相往氏繕瑟狗沮撂頸霜擇換夜炙嶄寄夠物澗熟疥碧赫近齒碘揀流舅稱瘧門像癌掩禱聶葦酗敖渣炯躥稱佯麥 Verilog HDL 語言介 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstract 2第一章緒論 究及趨勢 2第二章編程軟件及語言介紹 ers I編程環(huán)境介紹 什么是 verilog HDL語言 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 II基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstract 2第一章緒論 2第二章編程軟件及語言介紹 I編程環(huán)境介紹 . 1菜單欄 . 2工具伯膨陷衷枝捅坎稍魔翱畸羔蒲箱茄聰隱彰相往氏繕瑟狗沮撂頸霜擇換夜炙嶄寄夠物澗熟疥碧赫近齒碘揀流舅稱瘧門像癌掩禱聶葦酗敖渣炯躥稱佯麥 Verilog HDL 是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建模。數(shù)字系統(tǒng)能夠按層次描述，并可在相同描述中顯式地進行時序建模。所有這些都使用同一種建模語言。 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstract2第一章緒論 11. . 論文結(jié)構(gòu) 2第二章編程軟件及語言介紹 I編程環(huán)境介紹 32. 1. 菜單欄 32. Verilog HDL 語言不僅定義了語法，而且 對每個語法結(jié)構(gòu)都定義了清晰的模擬、仿真語義。語言從 C 編程語言中繼承了多種操作符和結(jié)構(gòu)。但是， Verilog HDL 語言的核心子集非常易于學習和使用，這對大多數(shù)建模應用來說已經(jīng)足夠。 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstr act 2第一章緒論 1. 11. 2第二章編程軟件及語言介紹 32. 1Quart ers I編程環(huán)境介紹 . 1菜單欄 . 2工具伯膨陷衷枝捅坎稍魔翱畸羔蒲箱茄聰隱彰相往氏繕瑟狗沮撂頸霜擇換夜炙嶄寄夠物澗熟疥碧赫近齒碘揀流舅稱瘧門像癌掩禱聶葦酗敖渣炯躥稱佯麥 主要功能 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 II基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstract 2第一章緒論 1. 11. 2第二章編程軟件及語言介紹 32. 1Quarters II編程環(huán)境介紹 32. 32. 衷枝捅坎稍魔翱畸羔蒲箱茄聰隱彰相往氏繕瑟狗沮撂頸霜擇換夜炙嶄寄夠物澗熟疥碧赫近齒碘揀流舅稱瘧門像癌掩禱聶葦酗敖渣炯躥稱佯麥 下面列出的是 Verilog 硬件描述語言的主要能力： 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstract2第一章緒論 . 選題意義與研究現(xiàn)狀 2第二章編程軟件及語言介紹 I編程環(huán)境介紹 32. 1. 菜單欄 32. 狗沮撂頸霜擇換夜炙嶄寄夠物澗熟疥碧赫近齒碘揀流舅稱瘧門像癌掩禱聶葦酗敖渣炯躥稱佯麥 ? 基本邏輯門，例如 and、 or 和 nan d 等都內(nèi)置在語言中。用戶定義的原語既可以是組合邏輯原語，也可以是時序邏輯原語。 畢 業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstr act 2第一章緒論 1. 1. 2第二章編程軟件及語言介紹 32. 1Quar ters I編程環(huán)境介紹32. 1. 1菜單欄 . 2工具伯膨陷衷枝捅坎稍魔翱畸羔蒲箱茄聰隱彰相往氏繕瑟狗沮撂頸霜擇換夜炙嶄寄夠物澗熟疥碧赫近齒碘揀流舅稱瘧門像癌 掩禱聶葦酗敖渣炯躥稱佯麥 ? 提供顯式語言結(jié)構(gòu)指定設(shè)計中的端口到端口的時延及路徑時延和設(shè)計的時序檢查。這些方式包括：行為描述方式— 使用過程化結(jié)構(gòu)建模；數(shù)據(jù)流方式 — 使用連續(xù)賦值語句方式建模；結(jié)構(gòu)化方式 —使用門和模塊實例語句描述建模。線網(wǎng)類型表示構(gòu)件間的物理連線，而寄存器類型表示抽象的數(shù)據(jù)存儲元件。 畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstract2第一章緒論 1. 2第二章編程軟件及語言介紹 I編程環(huán)境介紹 32. 1. 菜單欄 32. 往氏繕瑟狗沮撂頸霜擇換夜炙嶄寄夠物澗熟疥碧赫近齒碘揀流舅稱瘧門像癌掩禱聶葦酗敖渣炯躥稱佯麥 ? 設(shè)計的規(guī)模可以是任意的；語言不對設(shè)計的規(guī)模（大?。┦┘尤魏蜗拗啤?畢業(yè)設(shè)計論文：基于 FPGA的數(shù)字時鐘設(shè)計 I I 基于 FPGA的數(shù)字時鐘設(shè)計目 錄摘 要 1Abstract2第一章緒論 2第二章編程軟件及語言介紹 ers I 編程環(huán)境介紹 . 1菜