【正文】 ..............................................................................12五、附錄......................................................................................................................12 VHDL源程序..................................................................................................12 ....................................................................................................17一、課程設計任務及要求1）掌握VHDL語言的基本運用2）掌握QuartusII的簡單操作并會使用EDA實驗箱 3）掌握一個基本EDA課程設計的操作1）有時、分、秒計數顯示功能,小時為24進制,分鐘和秒為60進制以24小時循環(huán)計時2）設置復位、清零等功能3）有校時功能,可以分別對時及分進行單獨校時,使其校正到標準時間 4）時鐘計數顯示時有LED燈顯示二、整體設計思想1）時、分、秒計時器時計時器為一個24進制計數器，分、秒計時器均為60進制計數器。即當數字鐘運行到23點59分59秒時，當秒計時器在接受一個秒脈沖，數字鐘將自動顯示00點00分00秒。三、詳細設計： 產生電路數字鐘以其顯示時間的直觀性、走時準確性作為一種計時工具，數字鐘的基本組成部分離不開計數器，在控制邏輯電路的控制下完成預定的各項功能。、調分信號的產生由計數器的計數過程可知，正常計數時，當秒計數器（60進制）計數到59 時，再來一個脈沖，則秒計數器清零，重新開始新一輪的計數，而進位則作為分計數器的計數脈沖，使分計數器計數加1。調節(jié)小時的時間也一樣的實現。計數部分：由兩個60進制計數器和一個24 進制計數器組成，其中60 進制計數器可用6 進制計數器和10 進制計數器構成；24 進制的小時計數同樣可用6 進制計數器和10 進制計數器得到：當計數器計數到24 時，“2”和“4”同時進行清零，則可實現24 進制計數。譯碼器：七段譯碼器。根據系統(tǒng)設計要求,系統(tǒng)設計采用自頂向下設計方法,由時鐘分頻部分、計時部分、按鍵部分調時部分和顯示部分五個部分組成。1）時鐘計數：首先下載程序進行復位清零操作,電子鐘從00：00：00計時開始。由于電子鐘的最小計時單位是1s,因此提供給系統(tǒng)的內部的時鐘頻率應該大于1Hz,這里取100Hz。對clk進行計數,當clk=10時,秒加1,當秒加到60時,分加1；當分加到60時,時加1；當時加到24時,全部清0,從新計時。2）時間設置：手動調節(jié)分鐘、小時，可以對所設計的時鐘任意調時間，這樣使數字鐘真正具有使用功能。3）清零功能： reset為復位鍵，低電平時實現清零功能，高電平時正常計數。1．打開 QuartusⅡ，單擊“File”菜單，選擇 File→New Project Wizard，對話框如下：分別輸入項目的工作路徑、項目名和實體名，單擊Finish。在出現的“”文本編輯窗中鍵入VHDL程序，輸入完畢后，選擇File→Save As，即出現“Save As”對話框。，在保存VHDL文件時會彈出是否建立項目的小窗口，點擊“Yes”確定。注意，原理圖輸入設計方法中，存盤的原理圖文件名可以是任意的，但VHDL程序文本存盤的文件名必須與文件的實體名一致，輸入后，單擊“Finish”按鈕。在 Available Devices里選擇 EP1C3T144C8(有時需要把 Show advanced devices的勾消去，以便顯示出所有速度級別的器件)。在圖中，單擊“Device and Pin Options?”，在彈出的“Device and Pin Options?”窗口中，單擊“Unused Pins”標簽。建立波形文件：選擇 File→New，在New窗中選中“Other File”標簽。在出現的新屏幕中，雙擊“Name”下方的空白處，彈出“Insert Nod or Bus”對話框，單擊該對話框的“Node Finder??”。而后，單擊“”，所有輸入/輸出都被拷貝到右邊的一側，這些正是我們希望的各個引腳，也可以只選其中的的一部分，根據實際情況決定。在出現的小屏幕上單擊“OK”。選擇 Edit → End time?選項，在End time選擇窗中選擇適當的仿真時間域，以便有足夠長的觀察時間。選擇File→Save as 選項，直接存盤即可。在菜單中選擇項，直到出現，仿真結束。在Category 欄選擇 Pin，或直接單擊右上側的 Pin 按鈕。3．最后存儲這些引腳鎖定信息后，必須再編譯（啟動）一次，才能將引腳鎖定信息編譯進編程下載文件中。引腳鎖定 （如開發(fā)板或實驗板）連接好，打開電源，選擇模式7。選擇，彈出一個編輯窗。注意核對下載文件路徑與文件名。，即進入對目標器件 FPGA 的配置下載操作。注意，如果必要時，可再次單擊 Start，直至編程成功。如果是代碼出現問題，須修改代碼；若是時序波形圖有問題，須重新設置。鍵4設置小時，鍵7設置分鐘。當秒數滿60則進一位，分鐘數滿60進一位，當顯示為23:59:59時，秒數在加一則顯示00:00:00，之后從新計時。并進一步熟練了對QuartusII軟件的操作。通過與同學探討和請教老師，終于把問題都解決了，并加深了對數字時鐘原理和設計思路的了解。做課程設計時，先查閱相關知識，把原理吃透，確定一個大的設計方向，在按照這個方向分模塊的把要實現的功能用流程圖的形式展示?？傊?，通過這次的設計，進一步了解了EDA技術，收獲很大，對軟件編程、排錯調試、相關儀器設備的使用技能等方面得到較全面的鍛煉和提高。USE 。ENTITY alert ISPORT(clk:IN STD_LOGIC。speak:OUT STD_LOGIC。END alert。SIGNAL count1:STD_LOGIC_VECTOR(1 DOWNTO 0)。event and clk=39。)THENIF(dain=”0000000“)THENspeakIF(count1=”10“)THENcount1ELSEcount1END IF。END IF。lamper:PROCESS(clk)BEGINIF(rising_edge(clk))THENIF(countIF(count=”00“)THENlampELSIF(count=”01“)THENlampELSIF(count=”10“)THENlampEND IF。END IF。END fun。use 。ENTITY hour ISPORT(clk,reset:IN STD_LOGIC。END ENTITY hour。BEGINdaoutPROCESS(clk,reset)BEGINIF(reset=39。)THEN countELSIF(clk39。139。ELSIF(count若未到23D，則count進1countELSE否則清零countEND IF。END IF（reset=39。）END PROCESS。Minute模塊LIBRARY IEEE。USE 。enhour:OUT STD_LOGIC。END ENTITY minute。SIGNAL enhour_1, enhour_2: STD_LOGIC。039。event and clk=39。)THEN否則，若clk上升沿到IF(count(3 DOWNTO 0)=”1001“)THEN若個位計時恰好到”1001“即9IF(count IF(count=”1011001“)THEN又若已到59Denhour_1countELSEcountEND IF。END IF（countELSIF(count countenhour_1ELSEcountEND IF。END IF（reset=39。）END process。Second模塊LIBRARY IEEE。USE 。enmin:OUT STD_LOGIC。END ENTITY second。SIGNAL enmin_1,enmin_2:STD_LOGIC。039。event and clk=39。)then否則，若clk上升沿到IF(count(3 downto 0)=”1001“)then若個位計時恰好到”1001“即9IF(count又若已到59Denmin_1ELSE未到59DcountEND IF。END IF（countELSIF(countcount若countenmin_1ELSE否則，若count不小于1660count則count復0END IF。END IF（reset=39。）END PROCESS。第五篇：數字電路課程設計數字時鐘實現應用科技學院《電子技術課程設計報告》設計題目：數字鐘的設計與制作專業(yè)班級：13級《物聯網工程》2班 姓名：白雪 王貞 張瑩 學號：068 108 131 指導老師：劉燁時間：2015年5月15日~ 2015年 5 月30日 地點：四教4414實驗室海南大學儋州校區(qū)應用科技學院摘要：數字時鐘是一種用數字電路技術實現秒﹑分﹑時的計時裝置，與傳統(tǒng)的機械鐘相比，它具有更高的準確性和直觀性，且無機械裝置，具有更長的使用壽命，因而得到了廣泛的應用。數字時鐘從原理上講是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。要點在于用555芯片連接輸出為一秒的多諧振蕩器用于時鐘的秒脈沖,用14位二進制計數器CC4060芯片、7雙BCD同步加計數器CD4518芯片、十進制加計數器/7段譯碼器CD4033芯片等連接成60和12進制的計數器,再通過七段數碼管顯示，構成了簡單數字時鐘。我們此次設計數字鐘就是為了了解數字鐘的原理，從而學會制作數字鐘。且由于數字鐘包括組合邏輯電路和時敘電路。； 、分、秒； ，可以分別對時及分進行單獨校時，使其校正到標準時間；2課程設計任務及要求 設計任務設計一個有“時”，“分”，“秒”（11小時59分59秒）顯示且有校時功能的數字時鐘鐘；用中小規(guī)模集成電路組成數字時鐘。3系統(tǒng)設計 設計思路數字電子鐘由信號發(fā)生器、“時、分、秒”計數器、LED數碼管、校時電路、整點報時電路等組成。將標準秒脈沖信號送入“秒計數器”，該計數器采用60進制計數器，每累計60秒發(fā)出一個“分脈沖”信號，該信號將作為“分計數器”的時鐘脈沖?！皶r計數器”采用12進制計數器，可以實現12小時的累計。校時電路是來對“時、分、秒”顯示數字進行校對調整。電路中的振蕩器XT為目前多數石英晶體電子表中使用的頻率為215=32768HZ的石英晶體，經IC（2CC4060）組成的14級2分頻和IC3A（CD4518）組成的一級2分頻后可得到1HZ的“秒”脈沖信號。邏輯門電路選擇好最大數，就接入下一個40161的 CLK 端，來進位。我們設計的是實現0~9,0~5,0~1,0~2的進位方式。74LS160是二，五，十進制同步加法器，用三片74LS90構成三級十分頻器，將1KHz矩形波分頻得到1Hz基準秒計時信號。工作原理：振蕩電路產生的1KHZ脈沖信號經三級十分頻電路分頻后產生的1HZ脈沖信號輸入74LS90N連成的60進制秒計數器，再由秒計數器每60秒進位輸出給60進制分鐘計數器，分鐘計數器滿60后產生進位信號輸入給24進制小時計數器，從而實現12小時制電子鐘的功能。該電路譯碼器能識別數字00到11的計數，當接收到從“分”傳來信號到芯片4033的第1個管腳時，使得在小時的計數模塊進行加1，每接收到一次信號，即進行一次計數，計一次為一小時，同時將信號反饋回“分”，使得將計數清零。使整個計數器在小時的計數模塊成為從“00”到“11”到清零循環(huán)回“00”到“11”這樣的12進制的12個穩(wěn)定狀態(tài)的計時方法。它的電路原理是由于兩塊4033B芯片組成的60進制的分鐘計數方式，該譯碼器電路能識別信號59，整個計數計時方式是從“00”到“01”“02”.....“59”在到“00”的共60個穩(wěn)定狀態(tài)的自動連續(xù)循環(huán)模式。它同樣是由4033B兩塊芯片進行構成60進制計數。計數方式與分鐘計數方式一樣。外加了兩塊芯片使得在秒鐘計數模塊有了自動的計數方法。S1和S2分別為“小時”與“分”的手動校準電路。濾波電路CR10和CR13分別用來吸收S1和S2的動作產生的電壓抖動。R1R12為手動校準電路的限流范圍。光敏電阻可選用MG4122或MG451或5606106型（亮電阻≤2KΩ，暗電阻≥900KΩ）。當夜晚室內光線較暗時，數碼管自動降低亮度。當其工作電流達20mA時，發(fā)出光亮足以保證在室外陽光下正常顯示。開關管Q1～Q3選用9013（40V、低頻）可滿足控制兩個數碼管陰極電流通斷的要求。例如，當時間為9時8分5秒，不是顯示“09”時“08”分“05”秒，而是顯示“9”時“8”分“5”秒，％，即為5～9 mA的水平，可大大降低電源的能耗。N位同步級聯計數器可由超前進位電路實現，不需要外加控制，此功能由兩個計數控制輸入端和進位輸出端完成。 CD40106 CD40106由六個施密特觸發(fā)器電路組成。觸發(fā)器在信號的上升和下降沿的不同點開、關。它的2 4 6 8 10 12引腳是數據輸出端，1 3 5 9 11 13是數據輸入端，14是電源正，7接地。根據電路的設計特點，在安裝過程中，基于測試同時進行