arm微處理器硬件結(jié)構(gòu)(1)-閱讀頁(yè)
2025-03-19 12:58本頁(yè)面
【正文】 字 節(jié) 單 元 A + 1字 節(jié) 單 元 A + 2字 節(jié) 單 元 A + 3半 字 單 元 A半 字 單 元 A + 2字 單 元 A3 1 2 4 2 3 1 6 1 5 8 7 0小端存儲(chǔ)模式（缺省） 34 存儲(chǔ)器接口 Ⅰ ： ? 空閑周期 ? 非順序周期 ? 順序周期 ? 協(xié)處理器寄存器傳送周期 35 存儲(chǔ)器接口 Ⅱ 4類 (以 ARM7TDMI為例說(shuō)明 ): ? 時(shí)鐘和時(shí)鐘控制信號(hào)： MCLK、 ECLK、 nRESET、 nWAIT。 ? 存儲(chǔ)器請(qǐng)求信號(hào)： nMREQ、 SEQ。 36 存儲(chǔ)器接口 Ⅲ 3. ARM的總線接口可以實(shí)現(xiàn) 4種不同類型的總線周期 。在 ARM中采用了頁(yè)式虛擬存儲(chǔ)管理。 ? 設(shè)置虛擬存儲(chǔ)空間的緩沖的特性 。 如果芯片規(guī)定當(dāng)禁止 MMU時(shí)禁止 cache和 write buffer， 則存儲(chǔ)訪問(wèn)將不考慮 C和 B控制位 。 ② 存儲(chǔ)訪問(wèn)不進(jìn)行權(quán)限控制 ， MMU也不會(huì)產(chǎn)生存儲(chǔ)訪問(wèn)中止信號(hào) 。 44 存儲(chǔ)管理單元 MMU Ⅲ (1) 3. MMU中的地址變換過(guò)程 :通過(guò)兩級(jí)頁(yè)表實(shí)現(xiàn)。 一級(jí)頁(yè)表是實(shí)現(xiàn)的地址映射粒度較大 。 b)二級(jí)頁(yè)表中包含有以大頁(yè)和小頁(yè)為單位的地址變換條目 。 以頁(yè)為單位的地址變換過(guò)程需要二級(jí)頁(yè)表 。它定義了與之相應(yīng)的 1M存儲(chǔ)空間是如何映射的。它的格式和各個(gè)字段的含義如下： 字 段位 [ 1 : 0 ] 一 級(jí) 描 述 符 的 類 型 標(biāo) 識(shí)由 用 戶 定 義本 段 所 在 的 域 的 標(biāo) 識(shí) 符當(dāng) 前 未 使 用 ， 應(yīng) 為 0粗 粒 度 二 級(jí) 頁(yè) 表 的 基 地 址 ， 該 地 址 是 1 K B 對(duì) 齊 的含 義位 [ 4 : 2 ]位 [ 9 ]位 [ 8 : 5 ]位 [ 3 1 : 1 0 ]粗 粒 度 二 級(jí) 頁(yè) 表 的 基 地 址 0 域 用 戶 定 義 13 1 1 0 9 8 5 4 3 2 1 0048 存儲(chǔ)管理單元 MMU Ⅳ (3) 由粗粒度頁(yè)表描述符獲取二級(jí)描述符的過(guò)程 ： 頁(yè) 表 基 地 址 為 0頁(yè) 表 基 地 址 一 級(jí) 頁(yè) 表 內(nèi) 偏 移 序 號(hào) 0 0一 級(jí) 頁(yè) 表 內(nèi) 偏 移 序 號(hào) 二 級(jí) 頁(yè) 表 內(nèi) 偏 移 序 號(hào)二 級(jí) 頁(yè) 表 基 地 址1 0用 戶 定 義域0二 級(jí) 頁(yè) 表 基 地 址 二 級(jí) 頁(yè) 表 內(nèi) 偏 移 序 號(hào)1 0 9 2 1 03 13 1 1 0 9 8 5 4 2 1 03 1 1 4 1 3 2 1 03 1 2 0 1 9 03 1 1 4 1 3 0C P 1 5 中 的 寄 存 器 C 2一 級(jí) 描 述 符 地 址一 級(jí) 描 述 符二 級(jí) 描 述 符 地 址虛 擬 地 址0 01 2 1 149 存儲(chǔ)管理單元 MMU Ⅳ (4) ? 2）段描述符 ： 當(dāng)一級(jí)描述符的位 [1:0]為 0b10時(shí)，該一級(jí)描述符為段描述符，它的格式和各個(gè)字段的含義如下： 字 段位 [ 1 : 0 ] 一 級(jí) 描 述 符 的 類 型 標(biāo) 識(shí)C 、 B 控 制 位由 用 戶 定 義本 段 所 在 的 域 的 標(biāo) 識(shí) 符當(dāng) 前 未 使 用 ， 應(yīng) 為 0訪 問(wèn) 權(quán) 限 控 制 位當(dāng) 前 未 使 用 ， 應(yīng) 為 0該 段 對(duì) 應(yīng) 的 物 理 空 間 的 基 地 址 的 高 1 2 位含 義位 [ 3 : 2 ]位 [ 4 ]位 [ 9 ]位 [ 8 : 5 ]位 [ 1 1 : 1 0 ]位 [ 1 9 : 1 2 ]位 [ 3 1 : 2 0 ]粗 粒 度 二 級(jí) 頁(yè) 表 的 基 地 址 0 域 用 戶 定 義 13 1 1 0 9 8 5 4 3 2 1 0050 存儲(chǔ)管理單元 MMU Ⅳ (5) 基于段的地址變換過(guò)程 ： 頁(yè) 表 基 地 址 為 0頁(yè) 表 基 地 址 一 級(jí) 頁(yè) 表 內(nèi) 偏 移 序 號(hào) 0 0一 級(jí) 頁(yè) 表 內(nèi) 偏 移 序 號(hào) 段 內(nèi) 地 址 偏 移 量段 對(duì) 應(yīng) 的 物 理 基 地 址1 0BC用 戶 定 義域0A P0二 級(jí) 頁(yè) 表 基 地 址 段 內(nèi) 地 址 偏 移 量2 0 1 9 2 1 03 13 1 2 0 1 9 1 2 1 1 1 0 9 8 5 4 3 2 1 03 1 1 4 1 3 2 1 03 1 2 0 1 9 03 1 1 4 1 3 0C P 1 5 中 的 寄 存 器 C 2一 級(jí) 描 述 符 地 址一 級(jí) 描 述 符二 級(jí) 描 述 符 地 址虛 擬 地 址51 存儲(chǔ)管理單元 MMU Ⅳ (6) ? 3）細(xì)粒度頁(yè)表描述符：當(dāng)一級(jí)描述符的位 [1:0]為 0b11時(shí)，該一級(jí)描述符中包含了細(xì)粒度的二級(jí)頁(yè)表的物理地址，稱為細(xì)粒度頁(yè)表描述符。 ARM支持最多 16個(gè)域，每個(gè)域的訪問(wèn)控制特性都是由 CP15中的寄存器 C3中的兩位來(lái)控制的。 FCSE位于 CPU和 MMU之間，其責(zé)任就是將不同進(jìn)程使用的相同虛擬地址映射為不同的虛擬空間，使得在上下文切換時(shí)無(wú)需重建 TLB等。 但是， 對(duì)于存儲(chǔ)器映射的I/O空間的操作，不能使用 Cache技
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1