第2章微處理器-閱讀頁(yè)
2024-09-21 09:16本頁(yè)面
【正文】 的結(jié)構(gòu)或框架 ， 下面給出一個(gè)源程序的框架結(jié)構(gòu) ， 該程序是在 PCDOS環(huán)境下運(yùn)行的 。定義堆棧段 STACK_SEG SEGMENT PARA STACK 39。 定義堆棧深度與堆棧段變量 STACK_SEG ENDS 。DATA39。 。定義代碼段 CODE_SEG SEGMENT PARA PUBLIC 39。 MAIN PROC FAR ASSUME CS:CODE_SEG, DS:DATA_SEG ASSUME SS:STACK_SEG START: PUSH DS MOV AX,0 PUSH AX MOV AX,DATA_SEG MOV DS,AX 第 2章 微處理器 主過(guò)程內(nèi)容 RET MAIN ENDP PROC_A PROC NEAR 子過(guò)程 A內(nèi)容 ， A為主過(guò)程調(diào)用 PROC_A ENDP 其他過(guò)程內(nèi)容 CODE_SEG ENDS END START 第 2章 微處理器 圖 222 DOS下內(nèi)存的分配示意圖 返回本節(jié) 第 2章 微處理器 飛速發(fā)展的 CPU 輝煌的歷程 潮流和未來(lái) 返回本章首頁(yè) 第 2章 微處理器 輝煌的歷程 1． Pentium前時(shí)代 2． Pentium時(shí)代 3． Pentium后時(shí)代 返回本節(jié) 第 2章 微處理器 潮流和未來(lái) 1．奔騰 4的時(shí)代 2． 走近 64位 CPU 第 2章 微處理器 1．奔騰 4的時(shí)代 2020年下半年， Intel推出了代號(hào) Willamette的處理器，它是英特爾 IA32 CPU家族中最新的成員，也是英特爾 P6系列的終結(jié)者。 P4 CPU基于新的 32位微結(jié)構(gòu)，在許多方面超過(guò)了奔騰 Ⅱ /Ⅲ 等上兩代的 IA32 CPU。這里解釋一下處理器的架構(gòu)與微架構(gòu)：處理機(jī)的架構(gòu)指的是指令集、寄存器和程序員公用的內(nèi)存駐留的數(shù)據(jù)結(jié)構(gòu)，它們?cè)谔幚砥鞯陌l(fā)展進(jìn)程中得到繼承和增強(qiáng)。 第 2章 微處理器 NetBurst微架構(gòu)特點(diǎn)細(xì)節(jié)： ?超流水線技術(shù)： ?執(zhí)行追蹤 Cache： ?快速執(zhí)行引擎 REE： ?400MHz 系統(tǒng)總線： ?先進(jìn)的動(dòng)態(tài)執(zhí)行： ?流式 SIMD擴(kuò)充 2（ SSE2）： 第 2章 微處理器 圖 223 Pentium IV 處理器及搭配的 RDRAM內(nèi)存條 第 2章 微處理器 2．走近 64位 CPU 64位處理器針對(duì)的主要對(duì)象是目前對(duì) 32位系統(tǒng)感覺(jué)受限制的用戶。另外，超大規(guī)模的數(shù)據(jù)庫(kù)軟件也由于 64位的大內(nèi)存尋址區(qū)域而獲得不少優(yōu)勢(shì)。 Intel的 64位結(jié)構(gòu)叫做 IA64。 第 2章 微處理器 圖 224 Intel的 64位 CPU－ Itanium 第 2章 微處理器 （ 1） IA64架構(gòu)的特點(diǎn) 1） 更改現(xiàn)有工業(yè)標(biāo)準(zhǔn)體系 ， 建立 IA64架構(gòu)后將采用并行運(yùn)算方式的體系； 2） 單指令簡(jiǎn)化 ， 即每條指令執(zhí)行的功能減少 ，但執(zhí)行效率變高； 3） 由于運(yùn)行指令并行化 ， 并且采用了程序控制指令 ， 使分支預(yù)測(cè)更加準(zhǔn)確 ， 提高運(yùn)算的利用效率； 4） 增加程序運(yùn)行時(shí)的并行運(yùn)算預(yù)測(cè)能力 ， 使內(nèi)存中需要的數(shù)據(jù)更容易在 Cache中命中； 第 2章 微處理器 5） 增加內(nèi)存的總?cè)萘?， 擴(kuò)展到 2的 64次方 ， 由原先的4GB內(nèi)存擴(kuò)展到驚人的 180億 GB容量 ， 并支持 64位浮點(diǎn)數(shù)和 32位浮點(diǎn)數(shù) ， 高精度的數(shù)字計(jì)算 ， 提供高達(dá) 82位的數(shù)據(jù)寬度 。 7） 現(xiàn)有流水線采用的是順序結(jié)構(gòu) ， 一條運(yùn)行結(jié)束后進(jìn)行下一條 ， IA64采用并行流水線結(jié)構(gòu) ， 提高了工作效率 。 第 2章 微處理器 （ 1） IA64架構(gòu)的特點(diǎn) 1） 64位實(shí)地址模式； 2） 通過(guò)寄存器前綴 （ REX） 來(lái)達(dá)到寄存器擴(kuò)展； 3） 增加 8個(gè)新的通用寄存器 （ GPRs） ， 代號(hào)為 R8到 R15； 4） 擴(kuò)展通用寄存器的寬度到 64位； 5） 增加 8個(gè) 128位的 SSE寄存器 ， 標(biāo)號(hào)為 XMM8到XMM15； 6） 新的 RIP關(guān)聯(lián)數(shù)據(jù)地址模式； 7） 單一字節(jié)寄存器地址 。 返回本節(jié) 第 2章 微處理器 THANK YOU VERY MUCH ! 本章到此結(jié)束， 謝謝您的光臨！ 返回本章首頁(yè) 結(jié)束放映
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1