第2章arm微處理器硬件結(jié)構(gòu)-閱讀頁
2024-10-19 15:17本頁面
【正文】 元 A + 3半 字 單 元 A半 字 單 元 A + 2字 單 元 A3 1 2 4 2 3 1 6 1 5 8 7 0小端存儲模式（缺?。? 35 存儲器接口 Ⅰ ： ? 空閑周期 ? 非順序周期 ? 順序周期 ? 協(xié)處理器寄存器傳送周期 36 存儲器接口 Ⅱ 4類 (以 ARM7TDMI為例說明 ): ? 時鐘和時鐘控制信號： MCLK、 ECLK、 nRESET、 nWAIT。 ? 存儲器請求信號： nMREQ、 SEQ。 37 存儲器接口 Ⅲ 3. ARM的總線接口可以實現(xiàn) 4種不同類型的總線周期 。在 ARM中采用了頁式虛擬存儲管理。 ? 設置虛擬存儲空間的緩沖的特性 。 如果芯片規(guī)定當禁止 MMU時禁止 cache和 write buffer， 則存儲訪問將不考慮 C和 B控制位 。 ② 存儲訪問不進行權(quán)限控制 ， MMU也不會產(chǎn)生存儲訪問中止信號 。 45 存儲管理單元 MMU Ⅲ (1) 3. MMU中的地址變換過程 :通過兩級頁表實現(xiàn)。 一級頁表是實現(xiàn)的地址映射粒度較大 。 b)二級頁表中包含有以大頁和小頁為單位的地址變換條目 。 以頁為單位的地址變換過程需要二級頁表 。它定義了與之相應的 1M存儲空間是如何映射的。它的格式和各個字段的含義如下： 字 段位 [ 1 : 0 ] 一 級 描 述 符 的 類 型 標 識由 用 戶 定 義本 段 所 在 的 域 的 標 識 符當 前 未 使 用 ， 應 為 0粗 粒 度 二 級 頁 表 的 基 地 址 ， 該 地 址 是 1 K B 對 齊 的含 義位 [ 4 : 2 ]位 [ 9 ]位 [ 8 : 5 ]位 [ 3 1 : 1 0 ]粗 粒 度 二 級 頁 表 的 基 地 址 0 域 用 戶 定 義 13 1 1 0 9 8 5 4 3 2 1 0049 存儲管理單元 MMU Ⅳ (3) 由粗粒度頁表描述符獲取二級描述符的過程 ： 頁 表 基 地 址 為 0頁 表 基 地 址 一 級 頁 表 內(nèi) 偏 移 序 號 0 0一 級 頁 表 內(nèi) 偏 移 序 號 二 級 頁 表 內(nèi) 偏 移 序 號二 級 頁 表 基 地 址1 0用 戶 定 義域0二 級 頁 表 基 地 址 二 級 頁 表 內(nèi) 偏 移 序 號1 0 9 2 1 03 13 1 1 0 9 8 5 4 2 1 03 1 1 4 1 3 2 1 03 1 2 0 1 9 03 1 1 4 1 3 0C P 1 5 中 的 寄 存 器 C 2一 級 描 述 符 地 址一 級 描 述 符二 級 描 述 符 地 址虛 擬 地 址0 01 2 1 150 存儲管理單元 MMU Ⅳ (4) ? 2）段描述符 ： 當一級描述符的位 [1:0]為 0b10時，該一級描述符為段描述符，它的格式和各個字段的含義如下： 字 段位 [ 1 : 0 ] 一 級 描 述 符 的 類 型 標 識C 、 B 控 制 位由 用 戶 定 義本 段 所 在 的 域 的 標 識 符當 前 未 使 用 ， 應 為 0訪 問 權(quán) 限 控 制 位當 前 未 使 用 ， 應 為 0該 段 對 應 的 物 理 空 間 的 基 地 址 的 高 1 2 位含 義位 [ 3 : 2 ]位 [ 4 ]位 [ 9 ]位 [ 8 : 5 ]位 [ 1 1 : 1 0 ]位 [ 1 9 : 1 2 ]位 [ 3 1 : 2 0 ]粗 粒 度 二 級 頁 表 的 基 地 址 0 域 用 戶 定 義 13 1 1 0 9 8 5 4 3 2 1 0051 存儲管理單元 MMU Ⅳ (5) 基于段的地址變換過程 ： 頁 表 基 地 址 為 0頁 表 基 地 址 一 級 頁 表 內(nèi) 偏 移 序 號 0 0一 級 頁 表 內(nèi) 偏 移 序 號 段 內(nèi) 地 址 偏 移 量段 對 應 的 物 理 基 地 址1 0BC用 戶 定 義域0A P0二 級 頁 表 基 地 址 段 內(nèi) 地 址 偏 移 量2 0 1 9 2 1 03 13 1 2 0 1 9 1 2 1 1 1 0 9 8 5 4 3 2 1 03 1 1 4 1 3 2 1 03 1 2 0 1 9 03 1 1 4 1 3 0C P 1 5 中 的 寄 存 器 C 2一 級 描 述 符 地 址一 級 描 述 符二 級 描 述 符 地 址虛 擬 地 址52 存儲管理單元 MMU Ⅳ (6) ? 3）細粒度頁表描述符：當一級描述符的位 [1:0]為 0b11時，該一級描述符中包含了細粒度的二級頁表的物理地址，稱為細粒度頁表描述符。 ARM支持最多 16個域，每個域的訪問控制特性都是由 CP15中的寄存器 C3中的兩位來控制的。 FCSE位于 CPU和 MMU之間，其責任就是將不同進程使用的相同虛擬地址映射為不同的虛擬空間，使得在上下文切換時無需重建 TLB等。 但是， 對于存儲器映射的I/O空間的操作，不能使用 Cache技術(shù)。 ARM匯編語言編寫一個中斷處理程序，該程序從位于 0x2200處的設備中讀取一個字符。展示在每次指定下面顯示的設備中斷序列時，執(zhí)行什么樣的中斷處理程序 (如果有的話 )。 展示用于下列這些配置的指令高速緩存的內(nèi)容，假設每條線持有一個 ARM指令： a. 直接映射，四線。 c. 雙路組相聯(lián)，每組四線。如果你的微處理器從片外存儲器中取出指令，那么通過觀察微處理器總線你應該能夠觀察到執(zhí)行速度
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號-1