【正文】 SAA7121 的內(nèi)部寄存器編程實(shí)現(xiàn)不同輸出，復(fù)合視頻信號(hào)從 P2 輸出 [9]。它可以將標(biāo)準(zhǔn)的數(shù)字視頻信號(hào) 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 14 頁(yè) 共 51 頁(yè) (CCIR601)解碼 成普通電視所能接收的 NTSC 或 PAL 的復(fù)合電視信號(hào)，同時(shí)支持 S 端子的視頻輸出，其主要的功能特征為 : (1) 單片采用 3. 3V供電 。 (3) 系統(tǒng)的像素頻率為 13. 5MHz。 (5) Y, C 和 CVBS 信號(hào)分別有對(duì)應(yīng)得數(shù)模轉(zhuǎn)換器 。 (7) 實(shí)時(shí)控制載波頻率 。 (9) 解碼 器可以工作在主動(dòng)模式或被動(dòng)模式 。 (11) 可編程控制行同步信號(hào)的輸出相位 。 D a t a M a n a g e rM o d eE n c o d e（ 加 載 波 ）數(shù) 據(jù) 輸 出 接 口D / AM P [ 7 : 0 ]YCC V B SC b C r 圖 SAA7121 內(nèi)部功能模塊 圖 中 DM642 的管腳 VP2CLK0 輸出的同步時(shí)鐘信號(hào)到 SAA7121 的 LLC 管腳，行 同步信號(hào) RCV2 和 DM642 的 VP2_CTL0 管腳相連，場(chǎng)同步信號(hào) RCVl 和 DM642 的 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 15 頁(yè) 共 51 頁(yè) VP2_CTL1 管腳相連， SAA7121 提供 I2C 總線接口，通過 I2C 信號(hào)配置芯片的各個(gè)寄存器， SAA7121 的晶振頻率為 27MHz（芯片詳細(xì)連接圖見附錄 A） 。 FLASH 存儲(chǔ)器也是通過 DM642 的 EMIFA 接口以擴(kuò)展， 由 DSP 或 CPLD 器件產(chǎn)生 FLASH 芯片需要的控制邏輯。 AM29LV033C 芯片內(nèi)部的存儲(chǔ)空間是分頁(yè)的，劃分為 64 個(gè)扇區(qū)，每個(gè)扇區(qū)的大小為 64KB。該款 FLASH 芯片的數(shù)據(jù)存取速度達(dá)到 70ms，也是一種低功耗芯片，在 1MHz、 5 MHz 和睡眠模式下的電流消耗分別為 2mA、 10mA 和 200mA。 為了保證 AM29LV033C 芯片正常工作，必須正確控制 CE、 OE和 WE引腳，這3 個(gè)引腳滿足的邏輯功能如表 33 所示，當(dāng) DM642 從 AM29LV033C 芯片中讀取數(shù)據(jù)時(shí)，必須保證 CE、 OE、 WE3 個(gè)引腳的瞬間電平為低電平、低電平和高電平，向 FLASH芯片寫數(shù)據(jù)的過程也類似，必須保證 CE、 OE、 WE引腳得瞬時(shí)電平分別為低電平、 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 16 頁(yè) 共 51 頁(yè) 高電平和低電平，只有在合理的控制邏輯下， DM642 才能正確的操作 FLASH 存儲(chǔ)器，AM29LV033C 的扇區(qū)保護(hù)功能是對(duì)某個(gè)扇區(qū)或相鄰的幾個(gè)扇區(qū)進(jìn)行保護(hù)，芯片禁止對(duì)以保護(hù)扇區(qū)進(jìn)行抹除和編程等操作，扇區(qū)保護(hù)功能取決于 ACC 引腳，要求 RESET引腳上的電壓保持 12V，這一操作不經(jīng)常使用。 X X VCC177。 扇區(qū)地址 A6===L 輸入 /輸出 扇區(qū)解除保護(hù) L H L 12V177。 輸入 輸入 AM29LV033C 芯片的地址總線共有 22 條 A[21:0]，但 DM642 的地址現(xiàn)只有 19 條AEA[22:3]，兩種芯片之間的地址線數(shù)量不匹配，所以 DM642 不能遍歷 FLASH 芯片的所有地址單元。在 CPLD 內(nèi)部擴(kuò)展控制A[21:19]引腳信號(hào)的寄存器。 FLASH 存儲(chǔ)器芯片與 DM642， CPLD 器件的連接圖如圖 所示 （芯片詳細(xì)連接圖見附錄 A） ， CPLD 器件選用 EPM7128AETC 芯片，在 CPLD 內(nèi)部設(shè)計(jì)FLASH 翻頁(yè)用的各種寄存器， PA1 PA20 和 PA21 3 個(gè)引腳用于管理 FLASH 存儲(chǔ)器的頁(yè)和扇區(qū)。FLASH 數(shù)據(jù)讀寫端口映射在 DM642 的 CE1 空間。 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 17 頁(yè) 共 51 頁(yè) 圖 FLASH 與 CPLD 連接圖 FLASHCS 引腳信號(hào) AM29LV033C 的片選信號(hào)，在 CPLD 器件中， FLASHCS 信號(hào)由 DM642 的地址線引腳信號(hào) TEA22 和 TCE1 空間片選信號(hào)取 ―或 ‖而得，如圖 所示，TEA22 低電平時(shí)選中 AM29LV033C 芯片，要求 TEA22 引腳必須接上電阻。 (2) 對(duì) FLASH 存儲(chǔ)器進(jìn)行抹除操作。 SDRAM 存儲(chǔ)器擴(kuò)展電路 DM642 電路系統(tǒng)中通過 EMFIA 接口可以擴(kuò)展 FLASH 存儲(chǔ)器，也可以很方便地與SDRAM 存儲(chǔ)器芯片無繼連接，用于擴(kuò)大 DM642 的存儲(chǔ)空間。 MT48LC4M32B2 是一種 4Bank1M32 位大小的 SDRAM 存儲(chǔ)器芯片，工作電壓 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 18 頁(yè) 共 51 頁(yè) ，能夠與 DM642 直連。 在 DM642 的外部擴(kuò)展兩片 MT48LC4M32B2 芯片，共 4M64 位 SDRAM 空間，選擇工作頻率為 133MHz 的 MT48LC4M32B2 芯片， DM642 與 MT48LC4M32B2 連接 電路如圖 所示 （詳細(xì)連接圖見附錄 A） 。 DM642 的 AECLKOUT1 引腳輸出時(shí)鐘作為 SDRAM 芯片工作的同步時(shí)鐘， AECLKOUT1 引腳輸出時(shí)鐘來源于 AECLKIN 引腳的輸入時(shí)鐘，兩者的頻率和波形完全相同。 圖 MT48LC4M32B2 與 DM642 連接圖 在圖 的電路中， DM642 的數(shù)據(jù)總線引腳、地址總線引腳和 EMIFA 功能控制引腳均通過小電阻與 SDRAM 芯片的相應(yīng)引腳連接，這種設(shè)計(jì)具有兩方面優(yōu)點(diǎn)： ① 通過小電阻調(diào)節(jié)電路的阻抗匹配，由于信號(hào)線阻抗很小，串上一個(gè)小電阻后，可以改善匹配，避免信號(hào)震蕩； ② 減少信號(hào)邊沿雜波，過濾高頻信號(hào)噪聲，避免過沖等，串聯(lián)電阻與信號(hào)線的分布電容以及負(fù)載的輸入電容等形成了 RC 電路，降低了信號(hào)邊沿處的瞬時(shí)變化 。 I2C 接口 DM642 片上帶有一個(gè) I2C 接口 SDA(D3)和 SCL(E4)， DM642 通過 I2C 接口與外部I2C 外設(shè)通信，如 I2C EEPROM、 I2C 視頻 編 /解 碼器等， I2C 通信的數(shù)據(jù)傳輸率一般包括100K 和 400K 兩種，支持多機(jī)通信，但同一時(shí)刻只允許存在一個(gè)主控設(shè)備，被控設(shè)備均適用唯一的地址標(biāo)識(shí)符， I2C 通信具有完備的通信協(xié)議，發(fā)送 START 起始位啟動(dòng)通信，獲得總線控制權(quán)，發(fā)送 STOP 位結(jié)束 通信，釋放總 線控制權(quán)。被控制設(shè)備接收到主機(jī)發(fā)送的地址后，把該地址與自身設(shè)備地址比較，如果主控制設(shè)備發(fā)送的地址和自身設(shè)備地址相同，被控設(shè)備在第 9 個(gè)時(shí)鐘周期發(fā)送應(yīng)答信號(hào)，在數(shù)據(jù)發(fā)送過程中，總是高位在前，地位在后。 I2C 通信的寫操作： （ 1）當(dāng)主控設(shè)備檢測(cè)到 I2C 總線處于空閑狀態(tài)時(shí)，首先發(fā)送 START 位獲得 I2C 總線控制權(quán)。 （ 3）主控設(shè)備等待被控設(shè)備發(fā)送應(yīng)答位（ ACK） 。 （ 5）主控設(shè)備等待被控設(shè)備發(fā)送的應(yīng)答位，如果應(yīng)答位是 ACK，則繼續(xù)發(fā)送數(shù)據(jù)，如果應(yīng)答位是 NACK，停止發(fā)送數(shù)據(jù)。 I2C 通信的讀操作： （ 1）主控設(shè)備檢測(cè)到 I2C 總線空閑時(shí)，發(fā)送 START 起始位 。 （ 3）被尋址 的設(shè)備發(fā)送應(yīng)答信號(hào) ACK。 （ 5）主控設(shè)備接收到數(shù)據(jù)后，發(fā)送 ACK 應(yīng)答信號(hào)表示繼續(xù)傳送數(shù)據(jù)，發(fā)送 NACK信號(hào)表示傳送數(shù)據(jù)結(jié)束 。時(shí)鐘信號(hào) SCL 處于高電平，數(shù)據(jù)信號(hào) SDA 在下降沿是產(chǎn)生 START 起始位， SDA 在上升沿時(shí)產(chǎn)生 STOP 停止位。 NACK信號(hào)有兩方面作用，第 1 個(gè)作用時(shí)表示接收器未成功接收到數(shù)據(jù)字節(jié)；第 2 個(gè)作用是對(duì)于主控設(shè)備而言，接收到最后一個(gè)字節(jié)便發(fā)送 NACK 信號(hào)通知被控設(shè)備發(fā)送器結(jié)束數(shù)據(jù)發(fā)送，并釋放數(shù)據(jù)總線，以便主控設(shè)備發(fā)送 STOP 信號(hào)。 圖 I2C 時(shí)序圖 I2C 接口的擴(kuò)展 如果 DM642 外圍要多加幾片 TVP5150 或 SAA7121 芯片，即要多擴(kuò)展幾路輸入輸出的話，部分芯片的 I2C 設(shè)備地址相同，可以考慮使用 SN74CBT3257 等通道控制芯片擴(kuò)展多路 I2C 接口，使用 GPIO 引腳或者 CPLD 芯片來使能 I2C 通道，然后基于不同的I2C 通道對(duì)芯片逐一配置。 若 DM642 外部帶有 4 片 TVP5150 芯片，對(duì)其進(jìn)行編號(hào) TVP5150 TVP5150 TVP51503 和 TVP51504，把 TVP51501 和 TVP51502 芯片的 I2C設(shè)備地址固定為 0xB8（讀操作對(duì)應(yīng) 0xB9），把 TVP51503 和 TVP51504 芯片的 I2C 設(shè)備地址固定為 0xBA（讀操作對(duì)應(yīng) 0xBB），兩種 I2C 地址芯片的 I2C 接口分別對(duì)應(yīng) SCL0、 SDA0 和 SCL SDA1信號(hào)，使用 SN74CBT3257 設(shè)計(jì)的 I2C 接口選擇如圖 所示 。 硬件復(fù)位 和時(shí)鐘電路 電路 為確保微機(jī)系統(tǒng)中電路穩(wěn)定可靠工 作，復(fù)位電路是必不可少的一部分，復(fù)位電路的第一功能是上電復(fù)位。5%，即～ 。 當(dāng)單片機(jī)上電瞬間由于電容電壓不能突變會(huì)使電容兩邊的電位相同，此時(shí) /RESET為低電平，之后隨著時(shí)間推移電源通過電阻對(duì)電容充電，充滿電時(shí) /RESET 為高電平。 S 按下時(shí)， 電容放電，電容兩端電壓降為零，系統(tǒng)復(fù)位， S 松手， C 又充電，幾個(gè)毫秒后，單片機(jī)進(jìn)入工作狀態(tài)。 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 22 頁(yè) 共 51 頁(yè) 圖 系統(tǒng)復(fù)位電路與時(shí)鐘電路 時(shí)鐘電路是微機(jī)系統(tǒng)的心臟，系統(tǒng)以時(shí)鐘頻率為基準(zhǔn)，一個(gè)節(jié)拍一個(gè)節(jié)拍的工作，時(shí)鐘發(fā)生方式分為內(nèi)部時(shí)鐘和外部時(shí)鐘兩種，其中內(nèi)部時(shí)鐘是利用單片機(jī)內(nèi)部用于構(gòu)成振蕩器的高增益反相放大器和外部晶振作為反饋元件來實(shí)現(xiàn)的，而外部時(shí)鐘是利用專用時(shí)鐘發(fā)生芯片來實(shí)現(xiàn)。本系 統(tǒng)的時(shí)鐘電路如圖 所示。通過另外的電壓轉(zhuǎn)換電路產(chǎn)生 3. 3V電壓，專為視頻編解碼器供電。對(duì)于一般的 DSP 要求在上電過程中，應(yīng)當(dāng)保證內(nèi)核電源先上電，最晚也應(yīng)當(dāng)與 I/O 電源一起加。需要指出的是，這些供電次序上的要求并不是一定必須滿足的，如果實(shí)際系統(tǒng)中只能 I/O 電源先加電，那么必須保證在整個(gè)上電過程中， I/O 電源不會(huì)超過內(nèi)核電源 2V，而且整個(gè)上電過程應(yīng)該在 25ms 內(nèi)完成。在有一定安全措施保障的前提下 ，允許兩個(gè)電源同時(shí)加電，兩個(gè) 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 23 頁(yè) 共 51 頁(yè) 都必須在 25ms 內(nèi)達(dá)到規(guī)定電平的 95%。 對(duì) DSP 提供雙電源的一個(gè)最簡(jiǎn)單的方法是，利用一個(gè)電源驅(qū)動(dòng)兩個(gè)線性穩(wěn)壓模塊，產(chǎn)生需要的 I/O 電源和內(nèi)核電源， I/O 電源和內(nèi)核電源由同一個(gè)電源產(chǎn)生，所以在加電次序上不存在什么問題。電壓轉(zhuǎn)換芯片采用 TI 公司高性能的TPS54310 芯片。 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 24 頁(yè) 共 51 頁(yè) 4 系統(tǒng)軟件設(shè)計(jì) 主程序設(shè)計(jì)流程圖 基于 DM642 的圖像采集系統(tǒng)的軟件設(shè)計(jì)的出程序設(shè)計(jì)流程圖如圖 所示，本軟件設(shè)計(jì)主要包括 三 大部分： 解碼 ； 處理；圖像編碼。 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 25 頁(yè) 共 51 頁(yè) 子程序設(shè)計(jì) 子程序設(shè)計(jì)包括圖像解碼和圖像編碼。 圖像 編碼 程序設(shè)計(jì) 圖像編碼程序的設(shè)計(jì)主要完成的功能是，對(duì)采集到的圖像信號(hào)進(jìn)行分析和處理，并進(jìn)行儲(chǔ)存以備顯示使用 （程序見附錄 B） ， 程序設(shè)計(jì)的流程圖如圖 所示： T V P 5 1 5 0 寄存 器 初 始 化幀 信 號(hào) 檢 測(cè) 到 ？行 信 號(hào) 檢 測(cè) 到 ？像 素 信 號(hào) 檢 測(cè) 到 ？讀 取 數(shù) 據(jù) ， 像素 計(jì) 數(shù) 值 1像 素 計(jì) 數(shù) 值 = 0 ？行 信 號(hào) 計(jì) 數(shù) 值 1 = 0幀 結(jié) 束 返 回NYNYNYNNYY視 頻 編 碼 程 序 圖 視頻解碼程序設(shè)計(jì)流程 基于 DSP的圖像采集系統(tǒng)設(shè)計(jì) 第 26 頁(yè) 共 51 頁(yè) 圖像 解碼 程序設(shè)計(jì) 圖像編碼程序的設(shè)計(jì)主要完成的功能是，對(duì)采集到并存儲(chǔ)的圖片信息進(jìn)行編碼輸出，以驗(yàn)證所采集到得信號(hào)的質(zhì)量，驗(yàn)證整個(gè)系統(tǒng)工作狀態(tài)是否符合設(shè)計(jì)要求 （程序見附錄