第二部分端節(jié)點(diǎn)算法學(xué)-閱讀頁(yè)
2024-08-20 13:07本頁(yè)面
【正文】 實(shí)現(xiàn) IOLite ? IOLite必須處理復(fù)雜的共享模式 ： ? 應(yīng)用 程序 、 TCP程序 和文件服務(wù)器 等 均可能有指向 IOLite buffer的緩沖區(qū)。 ? 找到一種干凈的方法將 IOLite集成到 OS中 ? IOLite已經(jīng)在 UNIX中實(shí)現(xiàn)了 使用 I/O拼接避免文件系統(tǒng)拷貝 ? I/O拼接 的 基本思想 ： ? 引入一個(gè)新的系統(tǒng)調(diào)用 sendfile()， 允許內(nèi)核將讀文件的調(diào)用和向網(wǎng)絡(luò)發(fā)送消息的調(diào)用合并 ? 文件到 socket傳輸?shù)膫鹘y(tǒng)方法 （ 4次拷貝）： read (file, tem_buf, len)。 ? 使用 sendfile()傳輸文件到 socket： sendfile (socket, file, len)。 Integrated Layer Processing（ ILP） ? 整合層次處理 （ ILP）的 主要 思想： ? 對(duì)同一個(gè)數(shù)據(jù)包進(jìn)行 多 種數(shù)據(jù)操作時(shí)， 將這些操作整合在一個(gè)循環(huán)中， 避免對(duì)包中的數(shù)據(jù)進(jìn)行多次的讀和寫(xiě)（ P1）。 ? 問(wèn)題三： ? 有些操作可能是相互依賴(lài)的。 ILP面臨的問(wèn)題（續(xù)） ? 問(wèn)題四： ? 過(guò)分提高整合度可能降低代碼的局部性，增大指令 cache的 miss率 ， 反而產(chǎn)生不良的后果 。 ? 還有哪些因素會(huì)影響內(nèi)存總線的使用呢？ ? Cache的使用效率 ? DMA或 PIO的選擇 有效使用 Icache ? 處理器包含一個(gè)或多個(gè)數(shù)據(jù) cache，以及一個(gè)或多個(gè)指令 cache： ? 一般而言， 包數(shù)據(jù)幾乎不能從 dcache 獲得好處 ? 處理數(shù)據(jù)包需要的狀態(tài)可以從 dcache 獲益 ? 處理數(shù)據(jù)包的程序代碼可以從 Icache 獲益 ? 代碼和狀態(tài)都 可能競(jìng)爭(zhēng)內(nèi)存帶寬， 相比而言， 代碼對(duì)內(nèi)存帶寬的競(jìng)爭(zhēng)更嚴(yán)重 ： ? 處理一個(gè)包需要的狀態(tài)一般較小，比如一個(gè)連接表項(xiàng) ? 協(xié)議棧處理的代碼大得多，而 Icache的容量一般很小 ICache的實(shí)現(xiàn)特點(diǎn)（ 1） ? 大多數(shù)處理器使用直接映射的 Icache： ? 內(nèi)存地址的低位比特用來(lái)檢索 Icache條目； ? 如果高位比特匹配，直接從 Icache返回內(nèi)容； ? 若不匹配， 進(jìn)行一個(gè)主存訪問(wèn)， 用新的內(nèi)容 替換原來(lái)的條目。 ICache的實(shí)現(xiàn)特點(diǎn)（ 2） ? 每一條 Icache包含多條指令： ? 當(dāng)取一條指令時(shí)， 同一個(gè)代碼塊中的全部 指令都會(huì)被讀入。 丼例 ? 許多網(wǎng)絡(luò)代碼包含錯(cuò)誤檢查，比如 ： if error E do X, else do Z ? 雖然 Z 幾乎從不被執(zhí)行，但是編譯器通常會(huì)將 Z 的代碼緊 跟在 X 的后面。 問(wèn)題 ? 指令 cache沒(méi)有很好地反映時(shí)間局部性： ? 經(jīng)常使用的代碼不一定在 cache中 ： 由一個(gè)不完美的映射函數(shù)引起 ? 不常使用的代碼可能被經(jīng)常調(diào)入 cache：由cache對(duì)空間局部性的優(yōu)化引起 ? 怎么解決這個(gè)問(wèn)題呢？ 問(wèn)題與解決方案 ? 指令 cache沒(méi)有很好地反映時(shí)間局部性： ? 經(jīng)常使用的代碼不一定在 cache中 ： 由一個(gè)不完美的映射函數(shù)引起 ? 不常使用的代碼可能被經(jīng)常調(diào)入 cache：由cache對(duì)空間局部性的優(yōu)化引起 ? 解決辦法： ? 重新組織代碼， 將經(jīng)常使用的代碼連續(xù)放置 運(yùn)用原則 ? 代碼在內(nèi)存中的布局是一個(gè)可以利用的自由度（ P13）。 ? 局部性驅(qū)動(dòng)的協(xié)議 層 處理 需修改 層間通信方法 ： ? 如果 協(xié)議 代碼使用一個(gè)過(guò)程調(diào)用將數(shù)據(jù)包傳遞給上（下） 一層， 則 代碼修改為將數(shù)據(jù)包加入上 （下）一層的一個(gè)包隊(duì)列中。 DMA還是 PIO ? PIO需要 CPU參與，完成內(nèi)存 外設(shè)之間的數(shù)據(jù)傳輸需要使用內(nèi)存總線兩次 ? DMA不需要 CPU參與，且內(nèi)存 外設(shè)之間的數(shù)據(jù)傳輸只需要使用內(nèi)存總線一次 ? DMA一定好于 PIO ？？ DMA還是 PIO ? PIO需要 CPU參與，內(nèi)存 外設(shè)的數(shù)據(jù)傳輸需要使用兩次內(nèi)存總線，但 易于整合其它功能 ? DMA不需要 CPU參與 ，內(nèi)存 外設(shè)的數(shù)據(jù)傳輸僅使用內(nèi)存總線一次，但不易于 整合其它功能 ? 如果將數(shù)據(jù)傳輸和檢查和計(jì)算結(jié)合起來(lái)看， DMA的優(yōu)勢(shì)并不是那么明顯！ DMA還是 PIO ? PIO需要 CPU參與，內(nèi)存 外設(shè)的數(shù)據(jù)傳輸需要使用兩次內(nèi)存總線，但 易于整合其它功能 ? DMA不需要 CPU參與 ，內(nèi)存 外設(shè)的數(shù)據(jù)傳輸僅使用內(nèi)存總線一次，但不易于 整合其它功能 ? PIO 和 DMA 都存在 dCache 失效的問(wèn)題： ? 當(dāng)使用 PIO 或 DMA 時(shí)，數(shù)據(jù)都會(huì)進(jìn)入 dcache ? 如果數(shù)據(jù)馬上被處理， cache的使用很高效 ? 如果數(shù)據(jù)到來(lái)很久后 才 被使用， 則是 對(duì) dcache的一種浪費(fèi)，并且會(huì)降低 cache命中率 ? 使用 DMA還是 PIO沒(méi)有定論，最好視具體情況而定 。 ? 運(yùn)用這個(gè)原則的困難在于， 如果不把視野盡可能放寬到整個(gè)系統(tǒng)，浪費(fèi)并不是顯而易見(jiàn)的 。 ? 系統(tǒng)技術(shù)的復(fù)雜性并不在于深度，而
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號(hào)-1