第二部分端節(jié)點算法學(xué)-資料下載頁
2025-08-01 13:07本頁面
【正文】 ache返回內(nèi)容； ? 若不匹配， 進行一個主存訪問， 用新的內(nèi)容 替換原來的條目。 ? 問題： ? 被映射到 Icache同一位置 的代碼 會被 輪流 替換出去，即使它們都是經(jīng)常使用的代碼 。 ICache的實現(xiàn)特點（ 2） ? 每一條 Icache包含多條指令： ? 當(dāng)取一條指令時， 同一個代碼塊中的全部 指令都會被讀入。 （基于空間局部性假設(shè)而優(yōu)化） ? 問題： ? 不常用的代碼會被讀入 Icache，如果它與常用代碼在一個塊中。 丼例 ? 許多網(wǎng)絡(luò)代碼包含錯誤檢查，比如 ： if error E do X, else do Z ? 雖然 Z 幾乎從不被執(zhí)行，但是編譯器通常會將 Z 的代碼緊 跟在 X 的后面。 ? 如 果 X 和 Z 位于同一個指令塊中，取經(jīng)常使用的代碼 X，會把不經(jīng)常使用的代碼 Z 也取進來， 浪費了內(nèi)存帶寬和 cache空間。 問題 ? 指令 cache沒有很好地反映時間局部性： ? 經(jīng)常使用的代碼不一定在 cache中 ： 由一個不完美的映射函數(shù)引起 ? 不常使用的代碼可能被經(jīng)常調(diào)入 cache：由cache對空間局部性的優(yōu)化引起 ? 怎么解決這個問題呢？ 問題與解決方案 ? 指令 cache沒有很好地反映時間局部性： ? 經(jīng)常使用的代碼不一定在 cache中 ： 由一個不完美的映射函數(shù)引起 ? 不常使用的代碼可能被經(jīng)常調(diào)入 cache：由cache對空間局部性的優(yōu)化引起 ? 解決辦法： ? 重新組織代碼， 將經(jīng)常使用的代碼連續(xù)放置 運用原則 ? 代碼在內(nèi)存中的布局是一個可以利用的自由度（ P13）。 ? 通過安排代碼在內(nèi)存中的位置優(yōu)化常見情形（ P11），使得最常使用的代碼駐留在 Icache中 新的問題 ? 處理包的協(xié)議代碼肯定無法全部裝入指令cache： ? Icache的容量非常有限 ? 計算機上的所有程序都要競爭 Icache ? 問題： ? 每處理一個包，就要將全部的協(xié)議代碼裝入指令 cache一次， 效率太低??！ 局部性驅(qū)勱的協(xié)議層處理 ? 基本 思想 ： ? 每個協(xié)議層 一次處理多個包，分?jǐn)傃b載 Icache的開銷 ? 每一批 處理的 包數(shù)量越 多 ， Icache的使用越高效 ? 具體實現(xiàn)時，應(yīng)能 動態(tài)調(diào)整批處理的大小 軟件工程方面的考慮 ? 代碼重新組織可以讓編譯器來做 ： ? 程序員對 不常使用的 代碼 分支 進行標(biāo)注 ，由 編譯器為 Icache重新組織代碼 。 ? 局部性驅(qū)動的協(xié)議 層 處理 需修改 層間通信方法 ： ? 如果 協(xié)議 代碼使用一個過程調(diào)用將數(shù)據(jù)包傳遞給上（下） 一層， 則 代碼修改為將數(shù)據(jù)包加入上 （下）一層的一個包隊列中。 ? 當(dāng)一個協(xié)議層被調(diào)用時，從自己的讀隊列中取數(shù)據(jù)包，直至隊列取空 。 DMA還是 PIO ? PIO需要 CPU參與，完成內(nèi)存 外設(shè)之間的數(shù)據(jù)傳輸需要使用內(nèi)存總線兩次 ? DMA不需要 CPU參與，且內(nèi)存 外設(shè)之間的數(shù)據(jù)傳輸只需要使用內(nèi)存總線一次 ? DMA一定好于 PIO ？？ DMA還是 PIO ? PIO需要 CPU參與，內(nèi)存 外設(shè)的數(shù)據(jù)傳輸需要使用兩次內(nèi)存總線，但 易于整合其它功能 ? DMA不需要 CPU參與 ，內(nèi)存 外設(shè)的數(shù)據(jù)傳輸僅使用內(nèi)存總線一次，但不易于 整合其它功能 ? 如果將數(shù)據(jù)傳輸和檢查和計算結(jié)合起來看， DMA的優(yōu)勢并不是那么明顯！ DMA還是 PIO ? PIO需要 CPU參與，內(nèi)存 外設(shè)的數(shù)據(jù)傳輸需要使用兩次內(nèi)存總線，但 易于整合其它功能 ? DMA不需要 CPU參與 ，內(nèi)存 外設(shè)的數(shù)據(jù)傳輸僅使用內(nèi)存總線一次，但不易于 整合其它功能 ? PIO 和 DMA 都存在 dCache 失效的問題： ? 當(dāng)使用 PIO 或 DMA 時，數(shù)據(jù)都會進入 dcache ? 如果數(shù)據(jù)馬上被處理， cache的使用很高效 ? 如果數(shù)據(jù)到來很久后 才 被使用， 則是 對 dcache的一種浪費，并且會降低 cache命中率 ? 使用 DMA還是 PIO沒有定論，最好視具體情況而定 。 小結(jié) ? 本章以 web應(yīng)用為例介紹了優(yōu)化內(nèi)存和總線帶寬使用的技術(shù) ，主要包括： ? 使用適配器內(nèi)存消除 copy 4 ? 使用 fbufs消除 copy 3 ? 使用 mmap消除 copy 2 ? 使用 IOLite、 sendfile消除 copy2 和 copy 3 ? 整合拷貝和檢查和計算到 一個循環(huán)中 ? 通過代碼重新布局、局部性驅(qū)動的協(xié)議層處理優(yōu)化 Icache的使用 本章使用的技術(shù)以及主要的原則 P1原則的運用 ? 本章反復(fù)應(yīng)用 P1原則來消除明顯的浪費： ? 不必要的讀和寫消耗了內(nèi)存和總線帶寬 。 ? 運用這個原則的困難在于， 如果不把視野盡可能放寬到整個系統(tǒng)，浪費并不是顯而易見的 。 ? 運用 P1原則要求對整個系統(tǒng)有一個概要的了解，使用簡單的模型（硬件、體系結(jié)構(gòu)、操作系統(tǒng)、協(xié)議）就可以做到這一點。 ? 系統(tǒng)技術(shù)的復(fù)雜性并不在于深度，而在于廣度。
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號-1