【正文】 d_logic。 reset: in std_logic。 end ps2。signal ps2clkfall : std_logic。 signal ps2serialdata : std_logic_vector(10 downto 0) 。 039。elsif rising_edge(sysclk) thenps2clk_r(2) = ps2clk_r(1)。ps2clk_r(0) = ps2clk。end process。139。039。 039。039。elsif ps2clkfall=39。 then if q(0)=39。 thenq = ps2data amp。 else q = ps2data amp。end if。 end if。process(q)beginif q(0) = 39。 thenps2serialdata = q(11 downto 1)。elseresult =11111111。end process。library IEEE。use 。 Unment the following library declaration if instantiating any Xilinx primitives in this code.library UNISIM。entity music is PORT(clk2:IN STD_LOGIC。 鍵盤輸入信號 index2: OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。ARCHITECTURE art OF music ISSIGNAL count3:INTEGER RANGE 0 TO 31。 EVENT AND clk2 =39。)THEN 時鐘信號2為1 IF(count3=31)THEN 計數(shù)器值為31count3=0。 END IF。END PROCESS。 按下P鍵生效CASE count3 IS 由計數(shù)器從0到31的取??斷音符信號?制? WHEN 0=index2=00000011。 3WHEN 2= index2=00000011。 3WHEN 4= index2=00000101。 5WHEN 6= index2=00000101。 6WHEN 8= index2=00001000。 8WHEN 10= index2=00001000。 3WHEN 12= index2=00000010。 2WHEN 14= index2=00000001。 1WHEN 16= index2=00000101。 5WHEN 18= index2=00000100。 4WHEN 20= index2=00000100。 3WHEN 22= index2=00000010。 2WHEN 24= index2=00000101。 5WHEN 26= index2=00000100。 4WHEN 28= index2=00000011。 3WHEN 30= index2=00000010。 2WHEN OTHERS=NULL。ELSE index2=index1。qwhen00011101=index2=00000010。ewhen00101101=index2=00000100。twhen00110101=index2=00000110。uwhen00011100=index2=00001000。swhen00100011=index2=00001010。fwhen00110100=index2=00001100。hwhen00111011=index2=00001110。zwhen00100010=index2=00010000。cwhen00101010=index2=00010010。bwhen00110001=index2=00010100。mwhen others=index2=11111111。END IF。END art。use 。use 。use 。 音符顯示信號high1:OUT STD_LOGIC_VECTOR(2 DOWNTO 0)。 音符的分頻系數(shù)end tone。 code1=1001111。WHEN00000010= tone1=1702。 high1=001。 code1=0000110。WHEN00000100= tone1=1432。 high1=001。 code1=0100100。WHEN00000110= tone1=1136。 high1=001。code1=0001111。WHEN00001000= tone1=955。 high1=010。code1=0010010。WHEN00001010= tone1=758。 high1=010。code1=1001100。WHEN00001100= tone1=638。 high1=010。code1=0100000。WHEN00001110= tone1=506。 high1=010。code1=1001111。WHEN00010000= tone1=426。 high1=100。code1=0000110。WHEN00010010= tone1=358。 high1=100。code1=0100100。WHEN00010100= tone1=284。 high1=100。code1=0001111。WHENOTHERS= tone1=2047。 high1=000。END PROCESS。library IEEE。use 。 Unment the following library declaration if instantiating any Xilinx primitives in this code.library UNISIM。entity speaker is PORT(clk3:IN STD_LOGIC。 音符分頻系數(shù)spk: OUT STD_LOGIC)。 ARCHITECTURE art OF speaker IS SIGNAL fullclk: STD_LOGIC。 定義變量頻率計數(shù)器2047HzBEGINIF(clk339。139。 若計數(shù)器11值小于音符信1count4:=count4+1。139。 計數(shù)器加1，音頻信號為1ELSE count4:=0。039。END IF。S2ROCESS(fullclk)039。 定義變量計數(shù)器2，初值0BEGINIF(fullclk39。139。 音頻信號輸出上升沿有效時count5:=NOT count5。139。139。039。END IF。u 結(jié)論，我們學(xué)到了一些東西：（1）加深了對VHDL語言的運用的規(guī)則的認(rèn)識和使用，同時編程能力相對有所提高。掌握了利用EDA工具的設(shè)計平臺對硬件產(chǎn)品的開發(fā)的方法。通過搜集資料和本次設(shè)計制作的完成，學(xué)會了如何搜集整理資料和應(yīng)用。（4）我們對VGA顯示及PS2通信原理，電子琴原理有了進(jìn)一步理解，也會寫曲譜了，完成了可彈可錄可自動播放功能，由于時間上的限制和個人能力的不足，我們的作品還是有些不足之處：（1）PS2部分不明白為什么放開后按鍵仍響音樂，紅色字體應(yīng)該如何解釋(2)兩首預(yù)置音樂的音調(diào)不是那么悅耳，特別是《美麗的神話》中部分曲譜的節(jié)奏出現(xiàn)點瑕疵（3）對頻率分頻不是十分理解（4）對控制RAM地址的計數(shù)器的頻率為何比RAM的頻率小那么多不是很理解（5）PS2，VGA掌握的不夠，對電子琴部分原理還是有點不大明白，如節(jié)拍控制，為何頻率如此等u 致辭本設(shè)計的順利完成，得益于我們吳康老師平時的教誨，還要特別感謝在這次設(shè)計過程中給我們提供了很多的幫助的同學(xué)，與他們之間的交流使我們受益匪淺。最后還要感謝我們的父母和家人，他們?yōu)槲覀兲峁┝肆己玫谋Ｕ鲜刮覀兡茼樌瓿蓪W(xué)業(yè)，他們多年來默默的支持和殷切的希望，是我們不斷前