3d封裝技術解決芯片封裝日益縮小的挑戰(zhàn)-閱讀頁
2025-07-29 20:25本頁面
【正文】 2月的“IEEE國際電子器件會議”(IEDM)上有介紹，其首款器件是將32位單元疊層在兩個互連層內的超密集NAND閃存。 I+ `8 Y。然后，其余單元在一個薄的類似SOI(絕緣體上硅)單晶體硅層上制作，該層是在線背面電介質上生長的，兩層之間有一根共用源極線。Samsung相信這種SOI方法能可能對邏輯電路也有用。( j0 Q7 y% j。 K兩種TSV方法A6 Q! V Q7 v4 ]2 k39。在IC晶圓制造廠還是在IC封裝廠制備TSV更劃算尚不清楚。* A$ H+ {) Y39。 e( g39。美國電子科學工業(yè)公司激光切割組主管Yet Jeffrey Albelo認為，以每1000孔的定價作比較,激光鉆孔法的成本比干反應離子刻蝕(DRIE)方法的成本低。1 l U D2 t39。 V如今，更多的公司將TSV看作IC互聯(lián)危機的一種解決方案，根據(jù)ITRS的觀點，這種危機會在幾年之內顯現(xiàn)。/ w/ }. N+ W w T) ^7 P0 o IBM宣布將開始嘗試第一個使用TSV連接的商用設備。 |。對邏輯和DRAM電路，預期轉向銅互連后，電阻將會增加，這是不希望出現(xiàn)的。 p高密度3D封裝有望更廣泛地使用金。Q7 L. M* n( f% A8 ^碳納米管(CNT)將來可能用作3D互連材料。富士通公司正在開發(fā)32nm設計CNT，在溫度約450℃下，得到了穿過300mm晶圓的32nm CNT管束，電阻值像鎢的那么低(圖5)。, l6 U8 ^* x) R1 s: \4 ! {7 Y( Ew9 I/ c y未來技術路線7 CX4 K。 M4 ~( j4 O% N7 E大多數(shù)IC專家認為可能會經歷以下幾個階段。最后，硅上系統(tǒng)將會發(fā)展到存儲器、圖形和其他IC將與微處理器芯片相鍵合。 U4 b0 c o 微機電系統(tǒng)(MEMS)IC工具制造商已經著手開發(fā)適合即將來臨的3D時代用的工具。9 r3 B7 y9 u) U 很多設備提供商、原料公司和研究人員已經聯(lián)合創(chuàng)立一個國際性的組織，進行包括處理TSV 3D芯片互連技術并解決成本問題。( }7 D39。哈斯(Rohm Haas)公司、美國霍尼威爾 (Honeywell)公司、美國Enthone公司以及美國AZ公司；Isonics公司提供晶圓服務支持；研究伙伴包括德國弗朗霍夫研究院(Fraunhofer IZM)、 韓國三星高等技術學院(SAIT，Samsung Advanced Institute of Technology)、 韓國高等理工學院(KAIST，Korea Advanced Institute of Science and Technology)和德州
語文相關推薦
鄂ICP備17016276號-1