數(shù)字電子系統(tǒng)的抗干擾設計-閱讀頁
2025-07-15 02:00本頁面
【正文】 不一致，則說明有干擾，需重要輸入數(shù)據(jù)。在采集模擬信號時，除了使用硬件抗干擾措施外，還可以采用數(shù)字濾波技術進一步將瞬變干擾的影響降低。數(shù)字濾波的算法很多，其中采用n次排隊取中值的算法來抑制干擾，瞬變干擾的維持時間一般在3～5ms，所以模擬數(shù)據(jù)的采樣周期T 可以設置為大于3～5ms，連續(xù)采樣多次，從所得的一組數(shù)據(jù)中去掉被認為是由于瞬變干擾所形成的數(shù)據(jù)，取剩余數(shù)據(jù)的平均值，得到與實際結果相近的數(shù)據(jù)。參考文獻：[1] 何立民．MCS51單片機應用系統(tǒng)設計[M]．北京：北京航空航天大學出版社，1990．[2] 余永權．單片機應用系統(tǒng)的功率接口技術[M]．北京：北京航空航天大學出版社，1992．摘要： 抗干擾對數(shù)字電路尤為重要，也是決定其工作性能的關鍵因素。關鍵詞： 數(shù)字電路抗干擾措施一．干擾的種類及其產(chǎn)生的原因 任何硬件電路的設計都要考慮到電磁干擾的影響。高速數(shù)字電路的干擾主要來源于微處理器、靜電的釋放、發(fā)送器及瞬態(tài)的電源元件、交流電源和閃電等。當半導體速度加快和頻率升高時，這些電路能產(chǎn)生高達300Mz的諧振干擾，因此必須將其濾掉。線間串擾：是由鄰近信號線感應產(chǎn)生的干擾。兩平行線間的電磁波串擾就屬于輻射干擾?？煞譃橥獠扛蓴_與內部干擾兩大類。負載的控制：當某種集成電路輸出所帶的負載電路超過規(guī)定的扇出時，會使電路輸出的高電平值降低，低電平值升高，從而導致電路的噪聲容限降低，容易受干擾影響。空端的處理：對于不用的集成電路輸入和控制端，容易通過分布電容進入端子對電路產(chǎn)生干擾。2．電路設計時的抗干擾措施電路狀態(tài)轉換引起的振蕩及其抑制：通常1vrL和CMOS電路在狀態(tài)轉換瞬間，會成為一個具有很高增益的放大器。這種振蕩造成下級電路的誤觸發(fā)。電路延遲不同引起的毛刺及其消除：由于信號經(jīng)各支路傳輸?shù)难訒r不同，邏輯運算后會產(chǎn)生“毛刺”，形成干擾。① 濾波法，由于“毛刺”干擾的頻率較高，脈寬要比信號脈寬窄得多，所以利用RC積分電路可有效地將脈寬較窄的毛刺濾除。③ 同步控制法，采用同步時序，使電路狀態(tài)的翻轉由一個脈沖觸發(fā)，從而避免電路因傳輸延遲不同而產(chǎn)生的“毛刺”。克服這種現(xiàn)象，除了要求控制信號切換時間嚴格外，通?？稍诳偩€上加所謂的吊高電阻，即在總線到電源之間加接電阻(3～10KQ)，使總線在控制信號切換瞬間處于穩(wěn)定的高電位，從而增強總線的抗干擾能力。(1)電源線路的脈動干擾與去耦措施要有效地抑制脈動干擾及其耦合，措施是加去耦電容。前者加在每塊印制板的電源輸入端與地之間，作用是抑制板之間的脈動干擾傳導。后者加在每塊或每隔幾塊集成電路的電源與地之間，其作用是向芯片提供瞬時突變電流。需要指出，芯片去耦電容的接法十分重要，正確的接法應使去耦電容和芯片所包圍的面積保持最小，否則起不了去耦作用。三、數(shù)字電路的軟件抗干擾措施數(shù)據(jù)傳送中的抗干擾技術是將一個時間單元內傳送的一個數(shù)據(jù)，改為相同的數(shù)據(jù)一個時間單元內傳送三次，接收數(shù)據(jù)后進行比較。計算機認可一次數(shù)據(jù)后，分析裝置將停止這一數(shù)據(jù)的繼續(xù)輸出，直到下一個時間單元開始，再送出新的數(shù)據(jù)。數(shù)字濾波是采用某種算法，濾去采集到的數(shù)據(jù)中受干擾影響的數(shù)據(jù)。這種算法的示意圖見圖1所示。形成干擾的基本要素有3個：1．干擾源。如：繼電器、雷電、電機、可控硅、高頻時鐘等都可能成為干擾源。是指干擾從干擾源傳播到敏感器件的通路或媒介。3．敏感器件。如：A／D、D／A變換器，單片機，數(shù)字IC，弱信號放大器等。即盡可能的減小干擾源的du／dt，di／dt。減小干擾源的du／dt主要是通過在干擾源兩端并聯(lián)電容來實現(xiàn)。抑制干擾源的常用措施如下：① 繼電器線圈增加續(xù)流二極管，消除斷開線圈時產(chǎn)生的反電動勢干擾。② 在繼電器接點兩端并接火花抑制電路(一般是RC串聯(lián)電路，電阻一般選幾K到幾十K，電容選0．01ixF)，減小電火花影響。④ 電路板上每個Ic要并接一個0．01ixF~0．1lxF高頻電容，以減SIC對電源的影響。⑤ 布線時避免90度折線，減少高頻噪聲發(fā)射。2．切斷干擾傳播路徑。所謂傳導干擾是指通過導線傳播到敏感器件的干擾。電源噪聲的危害最大，要特別注意處理。一般解決方法是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加蔽罩。3，提高敏感器件的抗干擾性能。提高敏感器件抗干擾性能的常用措施如下：① 布線時盡量減少回路環(huán)的面積，以降低感應噪聲。除減小壓降外，更重要的是降低耦合噪聲。不要懸空，要接地或接電源。④ 對單片機使用電源監(jiān)控及看門狗電路， 如：IMP809，IMP706。X25043，X25045等，可大幅度提高整個電路的抗干擾性能。⑥IC器件盡量直接焊在電路板上，少用IC座27 / 27
公司管理相關推薦
鄂ICP備17016276號-1