數(shù)字電子系統(tǒng)的抗干擾設(shè)計-免費閱讀
【正文】 ④ 對單片機使用電源監(jiān)控及看門狗電路， 如：IMP809，IMP706。3，提高敏感器件的抗干擾性能。2．切斷干擾傳播路徑。抑制干擾源的常用措施如下：① 繼電器線圈增加續(xù)流二極管，消除斷開線圈時產(chǎn)生的反電動勢干擾。3．敏感器件。這種算法的示意圖見圖1所示。需要指出，芯片去耦電容的接法十分重要，正確的接法應(yīng)使去耦電容和芯片所包圍的面積保持最小，否則起不了去耦作用?？朔@種現(xiàn)象，除了要求控制信號切換時間嚴(yán)格外，通?？稍诳偩€上加所謂的吊高電阻，即在總線到電源之間加接電阻(3～10KQ)，使總線在控制信號切換瞬間處于穩(wěn)定的高電位，從而增強總線的抗干擾能力。這種振蕩造成下級電路的誤觸發(fā)?？煞譃橥獠扛蓴_與內(nèi)部干擾兩大類。高速數(shù)字電路的干擾主要來源于微處理器、靜電的釋放、發(fā)送器及瞬態(tài)的電源元件、交流電源和閃電等。在采集模擬信號時，除了使用硬件抗干擾措施外，還可以采用數(shù)字濾波技術(shù)進一步將瞬變干擾的影響降低。在數(shù)字信號傳遞的長線傳輸中，根據(jù)傳送距離不同，雙絞線使用方法不同。(1)光電耦合隔離措施采用光電耦合器(以后簡稱光耦)可以將主機與前向、后向以及其它主機部分切斷電路的聯(lián)系，能有效地防止干擾從過程通道進人主機。然而，在實際中所有的器件都有寄生電阻、寄生電容、寄生電感。另外，由諧波頻譜分析可知，電源系統(tǒng)的干擾源大部分是高次諧波，因此，采用低通濾波讓50周市電基波通過，濾去高次諧波，以改善電源波形。解決問題的一種方法是采用浪涌吸收器，這個特殊的單元包含金屬氧化物壓敏電阻器，碳化硅壓敏電阻器、齊納二級管、氣體放電管等辦法。浪涌與下陷電壓或電流在短時間內(nèi)超出容許值，如果幅度過大也會毀壞系統(tǒng)。不過空問干擾可用良好的屏蔽與正確接地、高頻濾波加以解決，故數(shù)字電子系統(tǒng)中應(yīng)重點防止供電系統(tǒng)與過程通道的干擾.2供電系統(tǒng)的電源干擾及抗干擾措施任何電源及輸電線路都存在內(nèi)阻，正是這些內(nèi)阻才引起了電源的噪聲干擾。去耦電容分兩種，即印制板的去耦電容和芯片的去耦電容?？梢栽陔娐分胁捎脼V波、時間選通和同步邏輯控制等方法來消除。所以在器件使用時應(yīng)注意控制電路的輸出負(fù)載不要超過所規(guī)定的扇出，并應(yīng)盡量留有余地。所謂傳導(dǎo)干擾是指通過導(dǎo)線傳播到敏感器件的干擾。僅加續(xù)流二極管會使繼電器的斷開時間滯后，增加穩(wěn)壓二極管后繼電器在單位時間內(nèi)可動作更多的次數(shù)。通過一開始就正確地設(shè)計系統(tǒng)，經(jīng)常提前完成任務(wù)，成本也較低。數(shù)字電子系統(tǒng)的抗干擾設(shè)計 摘要：主要描述了數(shù)字電子系統(tǒng)中不易解決的電源噪聲干擾和傳導(dǎo)干擾問題，并介紹了幾種解決問題的途徑和方法。干擾一般有電源噪聲干擾、空間干擾(即場干擾)和傳導(dǎo)干擾。② 在繼電器接點兩端并接火花抑制電路(一般是RC串聯(lián)電路，電阻一般選幾K到幾十K，電容選0．01ixF)，減小電火花影響。高頻干擾噪聲和有用信號的頻帶不同，可以通過在導(dǎo)線上增加濾波器的方法切斷高頻干擾噪聲的傳播，有時也可加隔離光耦來解決?？斩说奶幚恚簩τ诓挥玫募呻娐份斎牒涂刂贫?，容易通過分布電容進入端子對電路產(chǎn)生干擾。① 濾波法，由于“毛刺”干擾的頻率較高，脈寬要比信號脈寬窄得多，所以利用RC積分電路可有效地將脈寬較窄的毛刺濾除。前者加在每塊印制板的電源輸入端與地之間，作用是抑制板之間的脈動干擾傳導(dǎo)。如果沒有內(nèi)阻存在，無論何種噪聲都會被電源短路吸收，在線路中不會建立起任何干擾電壓。即使變化不大(177。另一種方法是使用具有噪聲抑制能力的交流電源調(diào)節(jié)器或隔離開關(guān)電源模塊。在低壓下，當(dāng)濾波電路載有大電流時，宜采用小電感和大電容構(gòu)成的濾波網(wǎng)絡(luò)；當(dāng)濾波電路處于高壓下工作時，則應(yīng)采用小電容和允許的最大電感構(gòu)成的濾波網(wǎng)絡(luò)。這些寄生參數(shù)在低頻時通常無關(guān)緊要，但是在高頻時這些器件阻抗發(fā)生偏移從而產(chǎn)生自諧振。光耦的主要優(yōu)點是能有效地抑制尖峰脈沖及各種噪聲干擾，從而使過程通道上的信噪比大大提高。當(dāng)傳送距離在5m以下時，發(fā)送、接收端裝負(fù)載電阻，若發(fā)射側(cè)為集電極開路型，接收側(cè)的集成電路用施密特型(陰極耦合雙穩(wěn)態(tài)多諧振蕩器式)，則抗干擾能力更強些。數(shù)字濾波是采用某種算法，濾去采集到的數(shù)據(jù)中受干擾影響的數(shù)據(jù)。在含有微處理器數(shù)字系統(tǒng)中，時鐘電路是最大的寬帶噪聲源，其噪聲分布在整個頻帶內(nèi)。二、數(shù)字電路的硬件抗干擾措施1．器件使用時的抗干擾措施器件的選擇：對于數(shù)字集成電路，通常噪聲容限越高，傳輸延時越大，其抗干擾性能越好，因此，CMOS要比1vrL集成電路的抗干擾性能好。抑制這種干擾的辦法有兩種，一是對輸入波形前后沿時間較長的信號應(yīng)加一級斯密特電路整形，將輸入波形的前后沿變陡；二是避免利用微分電路直接產(chǎn)生脈沖作觸發(fā)信號。3．印制板設(shè)計時的抗干擾措施在印制板上，由于用作電路電源線、地線和信號線的印制線條具有一定的阻抗，電源線上會因電路狀態(tài)改變而產(chǎn)生脈動干擾；地線上會造成電路間的公共阻抗耦合；信號線之間因電容耦合(靜電感應(yīng))和電感耦合(電磁感應(yīng))造成串?dāng)_；稍長一些的印制線還會對高速電路產(chǎn)生
公司管理相關(guān)推薦
鄂ICP備17016276號-1