【正文】 考電壓 V_取 ，由阻值為 13K、 510? 的電阻分壓得到。經(jīng)過該觸發(fā)器整形后的信號(hào)可直接送入 DSP 的 GPIOA12/TCLKINA 引腳在比較器和施密特觸發(fā)器之間接入阻值為 100? 的電阻進(jìn)行阻抗匹配。實(shí)際調(diào)試過程中發(fā)現(xiàn)對(duì)于頻率小于 1KHZ 的正弦波信號(hào)，經(jīng)比較器整形后的輸 出波形的邊沿有比較嚴(yán)重的抖動(dòng)，故對(duì)比較器加入正反饋，使用阻值 1M? 的電阻和 10K? 的電阻組成正反饋，可消除抖動(dòng)。另外在每個(gè)有源器件的電源引腳旁均要并聯(lián)一個(gè) 的去耦電容，起到 濾紋波 和 旁路掉該器件的高頻噪聲 的作用。 信號(hào)處理模塊以 DSP 芯片 TMS320F2812 為核心。該系統(tǒng)中沒有使用F2812 片上看門狗和 SPI 模塊，而只使用了其片上 EV、 PIE、 GPIO 及 SCI等模塊，無需外擴(kuò) ROM。 F2812 協(xié)調(diào)著整個(gè)系統(tǒng)各模塊的有序工作及承擔(dān)著信號(hào)處理的任務(wù)。 JTAG 口方便程序的調(diào)試和燒寫。這從而為高速采集和處理信號(hào)提供了保障。時(shí)鐘電路圖如圖 所示。 通訊模塊 通訊模塊接至 F2812 的 SCI 模塊，通過 9芯標(biāo)準(zhǔn) RS232 口與其它系統(tǒng)進(jìn)行串行通訊。串行通訊部分硬件連接圖如圖 所示。 18 模 擬 地?cái)?shù) 字 地+ 5 V 5 V模 擬 部 分?jǐn)?shù) 字 部 分3 .3 V1 .8 VD C /D C 變 換 器C S 5 1 4 1 4L 7 9 0 5L 7 8 0 5線 性 穩(wěn) 壓 器T P S 7 6 70 1 2 V+ 1 2 VG N D5 V 圖 系統(tǒng)總體供電框圖 該模塊主要由線性穩(wěn)壓電路及 DC/DC 轉(zhuǎn)換器組成。 12V雙電源供電。模擬地與數(shù)字地之間接 0? 電阻。軟件總體框圖如下圖所示。軟件總體框圖如圖 所示 ： 19 主 監(jiān) 控 程 序 中 斷 模 塊初 始 化 模 塊系 統(tǒng) 初 始 化G P I O 初 始 化P I E 初 始 化E V 模 塊初 始 化通 信 模 塊測(cè) 頻 率 周期 模 塊測(cè) 脈 寬 占 空 比模 塊S C I 模 塊初 始 化S C I 中 斷 定 時(shí) 器 2 中斷定 時(shí) 器 3 中斷 圖 軟件總體框圖 初始化模塊 初始化模塊負(fù)責(zé)系統(tǒng) F281全局變量的初始化操作。本系統(tǒng)中將 F2812 的 CPU時(shí)鐘配置為 150MHZ，使能 EVA， EVB 時(shí)鐘，使能 SCI 時(shí)鐘。 GPIO 初始化模塊中，所用的 I/O 口根據(jù)系統(tǒng)的功能要求和連接將其配置為 外設(shè)功能，其余 GPIO 口懸空。 EV模塊初始化中包括通用定時(shí)器 T1，通用定時(shí)器 T2，通用定時(shí)器T3 的初始化，以及捕獲單元 1，捕獲單元 4，捕獲單元 5 的初始化。 EV 寄存器的初始化是由測(cè)量精度、方法及其在系統(tǒng)中的工作方式?jīng)Q定的。 中斷模塊 中斷模塊包含 SCI 中斷和定時(shí)器中斷。所以一般應(yīng)用中，如果任務(wù)比較簡(jiǎn)單，且對(duì)將要發(fā)生的事件可預(yù)見，則要求盡量少用中斷模式。SCI 中斷用來進(jìn)行數(shù)據(jù)的發(fā)送，接收 。初始化時(shí)要將捕獲單元 1的狀態(tài)寄存器中的 FIFO 堆棧狀態(tài)設(shè)置成空堆棧；將定時(shí)器 T1的定時(shí)周期設(shè)置為 3 個(gè)被測(cè)信號(hào)的周期長(zhǎng)度，通過測(cè)得的定時(shí)器 T1 的一個(gè)定時(shí)周期內(nèi)的標(biāo)準(zhǔn)脈沖的個(gè)數(shù)，計(jì)算出被測(cè)信號(hào)頻率，然后對(duì)被測(cè)信號(hào)進(jìn)行分段，分別為低頻段（小于 ），中頻段（大于 ，小于），以及高頻段（大于 KHz） 。另外，定時(shí)器 T2 的溢出次數(shù)要在第一次發(fā)生比較匹配時(shí)清零，而是否是第一次發(fā)生比較匹配則通過設(shè)置一個(gè)標(biāo)志來判斷。該模塊軟件流程圖如圖 所示 ： 開 始YN第 一 次 比 較 ?定 時(shí) 器 2 溢 出次 數(shù) 清 零N清 比 較 中 斷 標(biāo) 志返 回 并 等 待比 較 中 斷讀 捕 獲 單 元 1捕 獲 的 值計(jì) 算 頻 率 、 周 期啟 動(dòng) 定 時(shí) 器 1 ， 2和 捕 獲 單 元 1定 時(shí) 器 1 比 較中 斷 標(biāo) 志 置 位 ？Y 21 圖 測(cè)頻率、周期流程圖 在啟動(dòng)定時(shí)器 T1，定時(shí)器 T2，捕獲單元 1后，通過讀定時(shí)器 T1 的比較匹配中斷 標(biāo)志位查看是否發(fā)生了定時(shí)器 T1 的比較匹配事件。若是，則要把定時(shí)器 T2的溢出次數(shù)清零，在下一次發(fā)生比較匹配時(shí)通過捕獲單元 1再一次捕獲定時(shí)器 T2 的值，以及定時(shí)器 T2 的溢出次數(shù)，計(jì)算兩次比較匹配之間定時(shí)器 T2的脈沖數(shù)，從而計(jì)算出頻率、周期。 測(cè)脈寬、占空比模塊 在該部分初始化時(shí)，要進(jìn)行以下配置： 通用定時(shí)器 T3 時(shí)鐘輸入為內(nèi)部時(shí)鐘輸入，用來對(duì)標(biāo)準(zhǔn)脈沖進(jìn)行計(jì)數(shù)，該標(biāo)準(zhǔn)脈沖由外部 30MHZ 的有源晶振提供；初始化 CAP4 為上升沿補(bǔ)獲， CAP5 為下降沿補(bǔ)獲。另外，定時(shí)器 T3 的溢出次數(shù)在每次捕獲單元 4 發(fā)生中斷事件時(shí)清零，并開始記溢出次數(shù)。測(cè)脈寬、占空比模塊流程圖如圖 所示 ： 22 開 始捕 獲 5 中 斷 標(biāo)志 位 置 位 ?N捕 獲 4 中 斷 標(biāo)志 位 置 位 ?N讀 出 堆 棧 5 頂 層的 值 并 丟 失 此 值Y讀 捕 獲 單 元 4 , 5 的堆 棧 值 ,計(jì) 算 脈 寬清 捕 獲 5 中 斷 標(biāo) 志 位返 回 并 等 待捕 獲 5 中 斷啟 動(dòng) 定 時(shí) 器 3 和捕 獲 單 元 4 ， 5Y 圖 測(cè)脈寬、占空比模塊流程圖 在啟動(dòng)定時(shí)器 T3，捕獲單元 4，捕獲單元 5后，通過讀捕獲單元 5的中斷標(biāo)志位，查看是否發(fā)生了捕獲單元 5 的中斷事件，如果沒有發(fā)生中斷事件，則返回等待。如果捕獲單元 5 中斷標(biāo)志被置位時(shí)，捕獲單元 4 的中斷標(biāo) 志已置位，則直接讀捕獲單元 捕獲單元 5堆棧底層的值，然后根據(jù)定時(shí)器 3的溢出次數(shù)，計(jì)算出脈寬，占空比。如果沒有，則定時(shí)器的溢出次數(shù)自動(dòng)加一。 AD 模塊 23 本設(shè)計(jì)單獨(dú)利用了 DSP2812 的 AD 模塊來進(jìn)行復(fù)現(xiàn)波形。兩個(gè)獨(dú)立的 8通道模塊可以及連成為一個(gè) 16 通道的模塊。 ADC模塊的功能包括： 內(nèi)建有兩個(gè)采樣保持的 12 位 ADC核心； 同步采樣或則順序采樣模式；模擬輸入范圍為 0 至 3 伏； 快速轉(zhuǎn)換時(shí)間（運(yùn)行于 25MHz 的 ADC 時(shí)鐘時(shí)為 ）； 16 個(gè)結(jié)果寄存器（可獨(dú)立尋址）用于保存轉(zhuǎn)換值。 靈活的中斷控制機(jī)制，允許在每一個(gè)或每隔一個(gè)轉(zhuǎn)換序列結(jié)束（ EOS）時(shí)產(chǎn)生中斷請(qǐng)求。 在雙排序器模式時(shí)， EVA 和 EVB 可以獨(dú)立的觸發(fā) SEQ1 和 SEQ2。 在利用 DSP2812 的 AD模塊來測(cè)信號(hào)幅值時(shí)，信號(hào)源采用標(biāo)準(zhǔn)信號(hào)發(fā)生器（ 注意 ：信號(hào)幅值不能超過 ），采集完成后就可以通過 CCS 提供的圖形工具來顯示采集到的信號(hào)波形。首先添加初始化 ADC 模塊的代碼，要實(shí)現(xiàn)對(duì) ADC 模塊的正確上電，先應(yīng)該通過ADCENCLK 位使能時(shí)鐘信號(hào)，接著對(duì)帶隙參考源電路上電。 ADC 完成上電后，還要等待 20us，才能進(jìn)行第一次 24 模數(shù)轉(zhuǎn)換。具體內(nèi)容如下： include // DSP281x Headerfile Include File include // DSP281x Examples Include File define ADC_usDELAY 8000L//定義延遲時(shí)間 1： 8000us define ADC_usDELAY2 20L //定義延遲時(shí)間 2： 20us // ADC 模塊的通用初始化函數(shù) void InitAdc(void) { extern void DSP28x_usDelay(Uint32 Count)。 //對(duì)帶隙參考源電路進(jìn)行上電 DELAY_US(ADC_usDELAY)。 //對(duì) ADC 模塊的其余部分進(jìn)行上電 DELAY_US(ADC_usDELAY2)。如果遇到這種情況，可以在這個(gè)函數(shù)中，帶隙參考源電路進(jìn)行上電前，先對(duì)整個(gè)模塊復(fù)一下位，即在延時(shí)函數(shù)的聲明后，加入如下指令語句： = 1。 //必須等待約 12 個(gè)時(shí)鐘周期，使 ADC 復(fù)位生效 用 ADC 采樣時(shí)，本設(shè)計(jì)對(duì)其寄存器進(jìn)行了一些配置，具體配置如下：雙序列發(fā)生器模式，啟動(dòng) 停止轉(zhuǎn)換方 式，允許 EVB 的觸發(fā)信號(hào)啟動(dòng) SEQ2,預(yù)定標(biāo)器的分頻系數(shù)為 1， SEQ2（序列發(fā)生器 1）中有 1 個(gè)轉(zhuǎn)換 ，并且將 ADCINB0 設(shè)置為 SEQ2 的第一個(gè)轉(zhuǎn)換通道，因?yàn)? 默認(rèn)為 1，所以 ADC 模塊的核心時(shí)鐘頻率 =HSPCLK/4。當(dāng)被測(cè)信號(hào)頻率低時(shí)，可以直接采樣。運(yùn)行下載程序后，過一段時(shí)間后停止，就可以通過 CCS 提供的圖形工具來觀察采集到的信號(hào)波形。但是，由于程序停止時(shí)，采樣數(shù)組下標(biāo)計(jì)數(shù)器可以是 0～ 1023 中的任何值，因此，看到的波形很可能是不連續(xù)的（存在跳變），因?yàn)樵诓蓸訑?shù)組下標(biāo)計(jì)數(shù)器前的數(shù)據(jù)是最新的采樣值，其后是最早的采樣值。這樣就能看到連續(xù)的采樣波形（如下）。在這里不再贅述 。 (1)串口通信的上位機(jī)的軟件設(shè)計(jì) 實(shí)現(xiàn)微機(jī)和 DSP 之間的數(shù)據(jù)交換，可以利用功能強(qiáng)大的 VC++ 開發(fā)環(huán) 境及Active X 控件來實(shí)現(xiàn)串行通信。以上幾種方法中第一種使用面較廣，但由于比較復(fù)雜，專業(yè)化程度較高，使用較困難；第二種需要了解硬件電路結(jié)構(gòu)原理；第三種方法較簡(jiǎn)單，只需要對(duì)串口進(jìn)行簡(jiǎn)單配置；第四種方 法是利用一種用于串行通信的 CSerial 類（這種類是由第三方編寫的，不過其獲得較難）， 26 只要理解這種類的幾個(gè)成員函數(shù)，就能方便的使用．本設(shè)計(jì)是在 VC++下用 MSComm控件實(shí)現(xiàn)串口通訊 的。 開 始打 開 并 配 置 串 口 (設(shè) 置串 口 號(hào) ,波 特 率 ,數(shù) 據(jù)位 ,校 驗(yàn) 位 ,停 止 位 )配 置 串 口 ?選 擇 要 接 收 的 數(shù) 據(jù)發(fā) 送 相 應(yīng) 的 字 符 (寫 串 口 )讀 取 數(shù) 據(jù) 并 按 包 頭 字 符 顯 示在 相 應(yīng) 的 編 輯 框 中 (讀 串 口 )關(guān) 閉 串 口退 出 (結(jié) 束 )YN 圖 上位機(jī)軟件流程圖 程序說明：關(guān)于本通信的數(shù)據(jù)傳輸協(xié)議，采用 ASCII碼的方式，數(shù)據(jù)包的包頭為一個(gè)特定的字符，利用控件采用事件驅(qū)動(dòng)的法。 (2)串口通信的下位機(jī)的軟件設(shè)計(jì) 該部分程序流程圖如圖 所示 。例如，收到字符“ 1”，則發(fā)送頻率到上位機(jī)的界面，收到字符“ 2”，則發(fā)送周期到上位機(jī)，收到字符“ 3”，則發(fā)送脈寬到上位機(jī)，收到字符“ 5”，則發(fā)送占空比到上位 機(jī) 。 創(chuàng)新點(diǎn)如下： (1)在實(shí)現(xiàn)等精度測(cè)量時(shí)本設(shè)計(jì)了采用逆向思維，未使用任何外部硬件進(jìn)行控制計(jì)數(shù)，完全由 DSP 芯片豐富的軟件資源來實(shí)現(xiàn) ，充分利用了 DSP 的軟件資源，體現(xiàn)了 DSP 的強(qiáng)大功能。充分 體現(xiàn)了 TI器件功能強(qiáng)、實(shí)用性的特點(diǎn)，優(yōu)化了設(shè)計(jì)，使系統(tǒng)更簡(jiǎn)單，性價(jià)比更高。在環(huán)境溫度為 0℃ 50℃時(shí)，其精度為177。假設(shè)信號(hào)發(fā)生器輸出信號(hào)的值為 Y0,實(shí)際測(cè)得的值為 Y1,則測(cè)量相對(duì)誤差 δ 由下式得出： 1 0 0 * 1 0 0 %Y Y Y? ?? 由于本設(shè)計(jì)對(duì)信號(hào)的整形采用高速比較器，對(duì)于同一頻率信號(hào)幅值越大整形后的信號(hào)邊沿越陡，測(cè)量精度越高，故以下評(píng)測(cè)均在信號(hào)幅值為 時(shí)測(cè)得，對(duì)于幅值大于 的信號(hào)精度更高。由于高頻標(biāo)準(zhǔn)脈沖頻率為 15064 MHz，所以重點(diǎn)要對(duì)這些點(diǎn)進(jìn)行測(cè)試，被測(cè)信號(hào)的頻率由下式可得： 設(shè)標(biāo)準(zhǔn)脈沖頻率為 f0，被測(cè)脈沖頻率為 fx，則 (1 )*( 1 1) (1 0)*202000fx T PR f??由于這些點(diǎn)過多，故只有取幾個(gè)代表性的點(diǎn)進(jìn)行測(cè)試，測(cè)量結(jié)果如表 2所示 。實(shí)際測(cè)試中發(fā)現(xiàn)該比較器在對(duì)低頻（ 200Hz 以下）正弦波信號(hào)進(jìn)行整形時(shí)噪聲較大，影響了該部分精度，使得正弦波在低頻的精度有所下降。對(duì)于頻率小于 10Hz 的信號(hào)進(jìn)行測(cè)量時(shí)，為了提高快速性，不采取平均的方法，故該段精度偏低，對(duì)于頻率大于 10Hz 的信號(hào)，采取每測(cè)得 7個(gè)值輸出一個(gè)平均值的方法以降低實(shí)時(shí)性為代價(jià)提高了精度 。 另外本設(shè)計(jì)還能擴(kuò)展系統(tǒng)指標(biāo)，測(cè)量結(jié)果如下表格 。 （ 1）對(duì)于發(fā)揮部分指標(biāo)，題目要求對(duì)幅值 ～ 3V ，頻率為 10Hz～ 3MHz 的方波、正弦波進(jìn)行頻率、周期測(cè)量時(shí)，測(cè)量誤差在 %以內(nèi)。 （ 2）對(duì)于發(fā)揮部分指標(biāo)，題目要求對(duì)幅值 ～ 3V ，頻率為 10Hz～ 1KHz，占空比為 10%～ 90%的周期性脈沖波測(cè)量時(shí)，測(cè)量誤差在 2%以內(nèi)。而我們還將脈寬的測(cè)量范圍擴(kuò)展到了 s～ 1s，在要求最大誤差為 2%的情況下，最大誤差為 %，完全符合題目要求指標(biāo)，且測(cè)量范圍大大加寬了。 32 8 附錄 PCB 板照片及現(xiàn)場(chǎng)設(shè)備 33 通訊窗口 關(guān)鍵代碼 //EV初始化 =0x0440。 // 所有捕獲單元和正交編碼脈沖電路的寄存器清零，禁止捕獲單元 4和 5， FIFO 堆棧保持原樣， //捕獲單元 4和 5選擇定時(shí)器 3為時(shí)鐘基準(zhǔn)，捕獲單元 4 檢測(cè)上升沿，捕獲單元 5捕獲下降 沿 = 0。//捕獲單元 4和 5的堆棧狀態(tài)位為 1，即已