freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于vhdl的數(shù)字密碼器的設計-閱讀頁

2025-07-11 12:12本頁面
  

【正文】 10A20A30A40A50A60A70A80A90A0A1A2A3A4A5A6A7A8A9計數(shù)器 1S0 S1 S2計數(shù)器滿編碼器比較器4 位六選一數(shù)據(jù)選擇器E1B2B3B4數(shù)碼管掃描模塊IN1IN2IN3IN4IN5IN6數(shù)碼管顯示譯碼DATA 1 6……SEL[2..0]a g數(shù)碼管選擇信號圖 22 數(shù)字密碼器的模塊劃分圖LED_GLED_RALERTS_LGS_LRRSRS指示電路模塊綠燈紅燈A01A11A21A31A41A51A61A71A81A91E2 E3 E4B1分頻模塊CLKCLK_DIV1CLK_DIV2計數(shù)器 2ANCNOTC 密碼錯誤次數(shù)達到 3 次根據(jù)本次設計的數(shù)字密碼器的功能描述,可以進一步將它劃分為如圖 22 所示的結(jié)構(gòu)框圖。 數(shù)字密碼器的工作過程根據(jù)圖 22 所示的模塊劃分圖,下面介紹一下密碼器的具體工作過程。本次設計中的密碼是串行輸入的,每次分別與一個預置碼比較。這里,數(shù)據(jù)選擇器是一個 4 位的六選一數(shù)據(jù)選擇器,它的兩位選擇信號是由一個模 6 的計數(shù)器來給出的,計數(shù)器的控制信號是由控制信號RESET 和時鐘信號 CNP 是由控制模塊來提供的。如果計數(shù)器的數(shù)值計到 6 時,那么表示 6 個密碼已經(jīng)輸入完畢。計數(shù)器 2 用來記錄輸入密碼錯誤次數(shù),當密碼輸入錯誤時,密碼器將發(fā)出警報,并提示用戶還可以輸入密碼的次數(shù)。這時只能通過內(nèi)部按鍵 SETUP 使密碼器回到初始狀態(tài)。其中各個模塊是以元件的形式給出的,首先必須進行元件的說明,然后進行元件的例化調(diào)用就可以構(gòu)成頂層模塊。圖 23 頂層設計模塊圖 頂層模塊的輸入輸出由上圖可以給出數(shù)字密碼器的對外接口信號,即輸入和輸出信號。 模塊描述 根據(jù)數(shù)字密碼器的功能描述和模塊劃分,下面給出密碼器輸入電路和輸出電路功能的具體描述。通過 A0~A9 按鍵輸入 6 位數(shù)字密碼后按下 OPEN_T 鍵:如果密碼輸入正確并且按鍵正確,這時密碼器將啟動開啟裝置,同時密碼器的綠燈亮;如果輸入的密碼錯誤,揚聲器將發(fā)出警告,同時還將提示密碼器還可以輸入的次數(shù)。密碼器只接受前 6 位密碼輸入,并以按鍵音提示,多余位數(shù)的密碼輸入將不起作用。這時,輸入電路中需要設置一個WAIT_T 按鍵,目的是使密碼器重新進入到等待狀態(tài)。在這種情況下,密碼器必須由內(nèi)部人員通過按鍵 SETUP 來對密碼器進行重新設置,目的是使其重新回到等待狀態(tài)。如果發(fā)現(xiàn)輸入的 6 位密碼有錯誤,這時操作人員可以在按下 OPEN_T 按鍵之前按下 READY 鍵重新回到密碼器準備就緒狀態(tài)。 VHDL 設計本模塊設計的 VHDL 程序為 。另外,結(jié)構(gòu)體的說明部分還定義了許多中間信號,它們的作用是用來在模塊之間傳遞信息。 數(shù)字密碼器的底層設計前面描述了數(shù)字密碼器的頂層設計和相應的 VHDL 程序,下面將介紹密碼器系統(tǒng)中各個模塊的具體實現(xiàn)和相應的 VHDL 程序。 分頻模塊分頻模塊的輸入、輸出圖 24 分頻模塊圖分頻模塊的模塊圖如圖 24 所示,可以定義輸入、輸出信號如下:CLK: 系統(tǒng)輸入時鐘,300Hz。模塊描述在數(shù)字密碼器中,它的外部時鐘信號 CLK 是由外部晶振來提供的,時鐘頻率為 300Hz。CLK 時鐘信號還作為蜂鳴器啟動信號和 LED 顯示掃描時鐘信號。再將 CLK_DIV1 進行 10 分頻可以得到 CLK_DIV2 時鐘,為 1HZ。 1330 分頻電路10 分頻電路CLK CLK_DIV1CLK_DIV1 CLK_DIV2圖 25VHDL 設計由圖 25 可知,分頻模塊內(nèi)部含有兩個單元電路:30 分頻電路和 10 分頻電路。而對于分頻模塊的設計,可以通過對兩個單元電路元件的例化調(diào)用來實現(xiàn)。 消抖同步模塊消抖同步模塊的輸入、輸出信號定義圖 26 消抖同步模塊圖消抖同步模塊的模塊圖如圖 26 所示,由圖可以得到輸入、輸出信號定義:1)輸入信號CCCC4:分別由 WAIT_T、SETUP、READY、OPEN_T 操作指令得到;AOO~A90:由使能模塊提供;CLK:由分頻模塊輸出的 CLK_DIV1(10Hz)來提供;2)輸出信號C1C2C3C44: 由 WAIT_T、SETUP、READY、OPEN_T 經(jīng)過消抖后產(chǎn)生;A01~A91:有 AOO~A90 經(jīng)過消抖后產(chǎn)生。14VHDL 設計在數(shù)字電路中,消抖同步電路的設計方案 [11]較多,本設計采用的是一種應用較為廣泛的消抖同步電路。因為采用與非門構(gòu)成的觸發(fā)器使用底電平觸發(fā),因此按鍵輸入的數(shù)字或者操作指令要設計成低電平有效。所以首先必須進行 D 觸發(fā)器的 VHDL 設計,然后構(gòu)成消抖同步電路的 VHDL 設計,最后通過元件例化調(diào)用完成消抖同步模塊的 VHDL 設計。 使能電路模塊使能電路模塊的輸入、輸出信號定義圖 28 使能電路模塊圖使能電路模塊的模塊圖如圖 28 所示,模塊的輸入、輸出信號定義如下:1)輸入信號A0~A9:由按鍵 0~9 提供;EN :由控制器模塊提供。該輸出用于提供給消抖同步模塊。15VHDL 設計使能電路模塊的 VHDL 程序為 。2)輸出信號EEEE4:密碼預置信號。密碼器的密碼可以設置成任意位,這里設為 6 位,為“654321” 。VHDL 設計密碼預置輸出模塊的 VHDL 程序為 。IN1~IN6:用于按順序存儲密碼,其中 IN1 用于存儲第一位密碼,IN6 用于存儲第六位密碼。模塊描述編碼模塊為子模塊中的第二大模塊,該模塊用于將輸入的按鍵信號轉(zhuǎn)換成 4 位 BCD 碼 B1~B4 送入到比較器中,這一步將通過 10 線至 4 線編碼器來完成。同時還將輸出 di 信號提供給指示電路模塊用于產(chǎn)生按鍵音。VHDL 設計編碼模塊的 VHDL 程序為 。2)輸出信號DEP :該信號用于反饋給控制器模塊,用于說明比較的結(jié)果。比較器的具體工作原理是:當比較結(jié)果相等是,DEP 的輸出為 1;當比較結(jié)果不相等時,DEP 的輸出為 0。 計數(shù)器選擇模塊輸入輸出信號定義計數(shù)器選擇模塊的模塊圖如圖 212 所示,模塊的輸入、輸出信號定義如下:1)輸入信號RESET:計數(shù)器的復位信號。2)輸出信號S0、SS2:提供給密碼預置輸出模塊的地址選擇信號。圖 212 計數(shù)器選擇模塊圖模塊描述在密碼器中,計數(shù)器選擇模塊的功能是用來給出密碼預置輸出模塊的地址選擇信號 S0、S1 和S2,它的控制信號 RESET 和時鐘信號 CNP 是由控制器模塊來提供的;另外還有一個輸出信號 FULL,它表示 6 個密碼已經(jīng)輸入完畢,控制器可以進入到啟動狀態(tài)。 數(shù)碼管顯示譯碼模塊輸入輸出信號定義圖 213 數(shù)碼管顯示譯碼模塊圖數(shù)碼管顯示譯碼模塊的模塊圖如圖 213 所示,模塊的輸入、輸出信號定義如下:1)輸入信號DATA :4 位的 BCD 碼輸入信號,由數(shù)碼管掃描模塊提供。模塊描述在密碼器中,顯示設備由 8 個 7 段 LED 組成。由于采用動態(tài)掃描顯示,只須輸出一個 LED 所須的驅(qū)動信號即可。VHDL 設計數(shù)碼管顯示譯碼模塊的 VHDL 程序為 。RESET:數(shù)碼管復位信號,由控制器模塊提供。18ININ8:剩余密碼輸入次數(shù)顯示輸入信號,由密碼錯誤次數(shù)計數(shù)模塊提供。SEL: 3 位的 2 進制數(shù)碼管選擇信號,當其為 111 ~010 時,選擇前 6 位數(shù)碼管,用于顯示輸入的密碼數(shù)字;當其為 001~000 時,選擇后 2 位數(shù)碼管,用于顯示剩余密碼輸入次數(shù)。若采用傳統(tǒng)靜態(tài)顯示的方法,不僅需要消耗更大的芯片資源和管腳資源,而且還會在電路中會產(chǎn)生一個比較大的電流,很容易造成電路燒壞。只要掃描信號 SEL(000) SEL(111) 的頻率超過人的眼睛視覺暫留頻率 24Hz 以上,就可以達到盡管每次點亮單個七段顯示器,卻能具有 8 個同時顯示的視覺效果,而且顯示也不致閃爍抖動。VHDL 設計數(shù)碼管掃描模塊的 VHDL 程序為 。DI: 由編碼模塊提供的按鍵音信號;BJY:由密碼錯誤次數(shù)計數(shù)模塊的警告音信號。2)輸出信號LED_G:綠燈驅(qū)動信號,高電平有效。ALERT: 揚聲器驅(qū)動信號,高電平有效。根據(jù)圖 22 的模塊劃分圖可以看出,綠燈指示 LED_G 是由控制器模塊提供的置位信號 S_LG 和按下 WAIT_T 鍵時提供的 WAIT_L 信號通過 RS 觸發(fā)器來共同控制的;紅燈是由控制器模塊提供的置位信號 S_LR、信號 WAIT_L 和 BJY 來來共同控制的;蜂鳴裝置 ALERT 是由由控制器模塊提供的置位信號S_LR、信號 WAIT_L、單頻信號 CLK_DIVDI 和 BJY 來共同控制的。所以首先應該進行 RS 觸發(fā)器的 VHDL 設計,然后才能構(gòu)成指示電路模塊的 VHDL 設計。 誤碼模塊輸入輸出信號定義圖 216 誤碼模塊圖誤碼模塊的模塊圖如圖 216 所示,模塊的輸入、輸出信號定義如下:1)輸入信號ANC:由控制器模塊來提供,表示密碼輸入錯誤。CLK:計數(shù)脈沖輸入,當其計為 4 時,延時結(jié)束,這是如果密碼次數(shù)還不到 3 次,則可以再次輸入密碼。2)輸出信號ININ8:用于顯示還可以輸入的密碼次數(shù)。DSW :表示延時結(jié)束,這是密碼器可以由警告狀態(tài)進入到密碼輸入狀態(tài)。模塊描述該模塊用于對密碼輸入錯誤次數(shù)進行計數(shù),當密碼輸入錯誤次數(shù)不達 3 次時,密碼器將進入到警告狀態(tài),這時紅燈和蜂鳴器會有相應的指示,大約持續(xù) 4 秒后,可以繼續(xù)輸入密碼。VHDL 設計根據(jù)前面對該模塊的描述,可以給出其 VHDL 程序,為 。DATA_IN:由編碼模塊提供,表示有密碼輸入。DSW :由密碼錯誤次數(shù)計數(shù)器提供,當它為 1 時,表示定時(4S)完,可以進入到下一個狀態(tài)。NOTC :由密碼錯誤次數(shù)計數(shù)模塊提供,當它為 1 時,表示密碼錯誤次數(shù)已經(jīng)達到 3 次。CLK :輸入時鐘,有分頻模塊提供,與消抖模塊的輸入時鐘同步。DUS :輸入到編碼模塊的讀數(shù)脈沖信號。CNP :輸入到計數(shù)器選擇模塊的輸入密碼位數(shù)計數(shù)脈沖。DS :輸入到密碼錯誤次數(shù)計數(shù)模塊的定時信號。WAIT_L、S_LG、S_LR:輸入到指示電路模塊的紅綠燈和蜂鳴器驅(qū)動信號??刂破髂K的工作原理如下所示:1)建立等待狀態(tài)建立等待狀態(tài)是指密碼器處于上電、啟動或者報警后的狀態(tài),這是密碼器并沒有進入到正常的等待狀態(tài),因此密碼器不會接受除 WAIT_T 信號外的任何輸入信號。2)準備就緒狀態(tài)準備就緒狀態(tài)是指密碼器在被按下 WAIT_T 鍵后處于的一種狀態(tài)。在這種情況下,RESET 將被置 1,DS 信號將被置 0。當處于這種狀態(tài)時,控制器模塊的 EN 輸出信號將變?yōu)橛行?,它意味著此時允許數(shù)字密碼 A0~A9 的按鍵輸入。如果判斷出按鍵輸入 OPEN_T 信號,那么這是就不符合啟動程序,這是密碼器將轉(zhuǎn)移到報警狀態(tài),同時還向密碼錯誤次數(shù)計數(shù)模塊發(fā)出 ANC 時鐘,作為密碼錯誤次數(shù)計數(shù)輸入脈沖。對于比較模塊來說,如果 DEP 的輸出為 0,那么控制器模塊應該轉(zhuǎn)移到密碼錯誤狀態(tài);如果DEP 的輸出為 0,那么這時檢查計數(shù)器選擇模塊的輸出 FULL 是否有效。4)啟動狀態(tài)啟動狀態(tài)是控制器模塊的第 4 個狀態(tài),這時控制器將判斷按鍵輸入的具體信號:如果判斷出按鍵輸入是 OPEN_T 信號,那么將發(fā)出 S_LG 信號;如果判斷出是數(shù)字按鍵輸入,那么仍向編碼模塊發(fā)出DUS 時鐘。6)報警狀態(tài)當控制器處于這個狀態(tài)時,這時控制器將判斷 NOTC 信號是否有效,如果該信號有效,則表示密碼輸入錯誤次數(shù)已經(jīng)達到 3 次,這時密碼器將進入到死鎖狀態(tài),同時控制器將轉(zhuǎn)移到報警返回狀態(tài);如果 NOTC 信號無效,則向密碼錯誤計數(shù)模塊發(fā)出定時信號,這時指示設備將發(fā)出警告信號,這時任何按鍵輸入都將不被響應;如果定時結(jié)束(4s)則,密碼器將再次進入到準備就緒狀態(tài),這時允許再次輸入密碼。根據(jù)上面對控制器模塊的工作原理的描述,可以畫出該模塊的狀態(tài)圖,如圖 218 所示。QAQB QCQDQEQG QF圖 218 控制器模塊的狀態(tài)圖WAIT_TREADYWAIT_T OPEN_TREADY READYFULLOPEN_TDEPOPEN_TNOTCDSWSETUPREADYSETUPVHDL 設計通過前面對控制器模塊的詳細介紹,可以給出控制器模塊的 VHDL 描述,其 VHDL 程序為22。 編譯、綜合Altera 公司的 MAX+PLUSⅡ開發(fā)環(huán)境,由于其目的是形成可下載到可編程邏輯器件(FPGA 或 CPLD)中的文件,因此,編譯、綜合過程是一起的。由于芯片的資源有限,為了優(yōu)化輸出和工藝映射,就要有相應的約束條件加以控制。而有的電路為了滿足關鍵信號及性能的要求,則要忽略面積占用。 模塊仿真下面給出主要模塊的仿真波形圖。密碼輸入正確23密碼輸入正確下的仿真波形圖如圖 32 所示。在按下 OPEN_T 鍵后,控制器又返回了建立等待狀態(tài),同時發(fā)出 LED_G 綠燈驅(qū)動信號
點擊復制文檔內(nèi)容
外語相關推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1