【正文】 器所期待的位置出現(xiàn)永久誤差，即發(fā)生失步現(xiàn)象或過沖現(xiàn)象。失步和過沖現(xiàn)象分別出現(xiàn)在步進(jìn)電機(jī)啟動和停止的時候。如果系統(tǒng)以要求的運行速度直接啟動，因為該速度已超過極限啟動頻率而不能正常啟動，輕則可能發(fā)生丟步，重則根本不能啟動，產(chǎn)生堵轉(zhuǎn)。為了克服失步和過沖現(xiàn)象，應(yīng)在步進(jìn)電機(jī)啟停時進(jìn)行如圖 37 所示的加減速控制。根據(jù)設(shè)計要求，選擇電機(jī)型號為 42BYGH250C，其參數(shù)如下：步 距 角———————176。 5%軸 向 間 隙———— ~ 徑 向 跳 動———— 絕 緣 電 阻———— 100MΩ DC絕 緣 強(qiáng) 度———— 500V AC 1minute環(huán) 境 溫 度———— 20℃+50℃ 溫 升———— 75K Max 絕 緣 等 級———— B 驅(qū)動器通過查閱有關(guān)資料，初步了解到，要實現(xiàn)對步進(jìn)電機(jī)的控制，還需要一個專用的驅(qū)動器，給驅(qū)動器輸入一個脈沖信號，驅(qū)動器經(jīng)過分頻，將得到的脈沖按一定順序分別給步進(jìn)電機(jī)的各個引線供電。DL2H090HM步進(jìn)電機(jī)驅(qū)動器是常州蘇杰機(jī)電有限公司DL系列中的新產(chǎn)品，用于驅(qū)青島理工大學(xué)本科畢業(yè)設(shè)計（論文）說明書18動兩相或者四相混合式步進(jìn)電機(jī)。低頻特性有很大提高。圖38 DL2H090HM面板圖青島理工大學(xué)本科畢業(yè)設(shè)計（論文）說明書19圖中標(biāo)號釋義：CP+：單脈沖模式，脈沖正輸入端CP：單脈沖模式，脈沖負(fù)輸入端U/D+: 單脈沖模式，方向電平的正輸入端U/D：單脈沖模式，方向電平的負(fù)輸入端CW+：雙脈沖模式，正脈沖的正輸入端CW：雙脈沖模式，正脈沖的負(fù)輸入端CCW+：雙脈沖模式，負(fù)脈沖的正輸入端CCW：雙脈沖模式，負(fù)脈沖的負(fù)輸入端PD+：脫機(jī)信號正輸入端PD：脫機(jī)信號負(fù)輸入端輸入信號說明：驅(qū)動器是把計算機(jī)控制系統(tǒng)提供的弱電信號放大為步進(jìn)電機(jī)能夠接受的強(qiáng)電流信號，控制系統(tǒng)提供給驅(qū)動器的信號主要有以下三路：（1）步進(jìn)脈沖信號CP：這是最重要的一路信號，因為步進(jìn)電機(jī)驅(qū)動器的原理就是要把控制系統(tǒng)發(fā)出的脈沖信號轉(zhuǎn)化為步進(jìn)電機(jī)的角位移，或者說：驅(qū)動器每接受一個脈沖信號CP，就驅(qū)動步進(jìn)電機(jī)旋轉(zhuǎn)一步距角， CP的頻率和步進(jìn)電機(jī)的轉(zhuǎn)速成正比， CP的脈沖個數(shù)決定了步進(jìn)電機(jī)旋轉(zhuǎn)的角度。（2）方向電平信號DIR：此信號決定電機(jī)的旋轉(zhuǎn)方向。此種換向方式，我們稱之為單脈沖方式。兩種方式可以通過設(shè)置撥碼開關(guān)來選擇。另外，使用此驅(qū)動器需要使用變壓器，這里選擇北京新創(chuàng)四方電子有限公司的青島理工大學(xué)本科畢業(yè)設(shè)計（論文）說明書20T40D變壓器。 常用的接口所用的板卡大致分為兩種：普通的 DAQ板卡和 FPGA板卡。青島理工大學(xué)本科畢業(yè)設(shè)計（論文）說明書21圖 39 PXI6281 板卡NI PXI6281 是一款高精度多功能 M 系列數(shù)據(jù)采集(DAQ)模塊，經(jīng)優(yōu)化可提供 18位模擬輸入精度。位的直流測量。其可編程低通濾波器能降低高頻率噪聲并減少頻率混疊。它們適用于設(shè)備測試和特征記述、要求達(dá)到儀器級精確度的感應(yīng)器和信號測量等應(yīng)用。NI PXI7833R 多功能 RIO 模塊提供的可編程 FPGA 芯片，適合板載處理和靈活的I/O 操作。該程序框圖在硬件中運行, 有助于直接而及時地控制全部 I/O信號, 實現(xiàn)各項優(yōu)越性能, 例如:完全控制所有信號及操作的同步和定時 圖 310 PXI7833 板卡具有硬件定時的速度和可靠性的自定義板載決策 可個別配置的數(shù)字線, 如: 輸入、輸出、計數(shù)器/定時器、脈沖寬度調(diào)制(PWM)、靈活的編碼器輸入或?qū)ｉT的通信協(xié)議 NI R 系列多功能 RIO 設(shè)備具有每通道專用的模數(shù)轉(zhuǎn)換器(ADC)，可實現(xiàn)獨立的定時和觸發(fā)。常用實例包括：自定義離散和模擬控制、傳感器仿真、快速原型、硬件在環(huán)(HIL)測試、數(shù)字協(xié)議仿真，以及其它要求精確定時和控制的應(yīng)用程序。它最多可以連接 2 個 NI CRIO9151 R 系列的擴(kuò)充機(jī)箱，適用于低價位的訊號處理。10V?？捎?25ns 解析度設(shè)定觸發(fā)、計時和內(nèi)建的決策執(zhí)行。 PXI 繼 承 了 PCI 的 電 氣信 號 ， 使 得 PXI 擁 有 如 PCI bus 的 極 高 傳 輸 數(shù) 據(jù) 的 能 力 ， 因 此 能 夠 有 高 達(dá)132Mbyte/s 到 528Mbyte/s 的 傳 輸 性 能 ， 在 軟 件 上 是 完 全 兼 容 的 。對比兩種板卡，F(xiàn) PGA 采 用 了 邏 輯 單 元 陣 列 LCA（ Logic Cell Array） 這 樣 一 個概 念 ， 內(nèi) 部 包 括 可 配 置 邏 輯 模 塊 CLB（ Configurable Logic Block） 、 輸 出 輸 入 模塊 IOB（ Input Output Block） 和 內(nèi) 部 連 線 （ Interconnect） 三 個 部 分 。與傳統(tǒng)邏輯電路和門陣列（如 PAL， GAL 及 CPLD器件）相比，F(xiàn)PGA 具有不同的結(jié)構(gòu)，F(xiàn)PGA 利用小型查找表（161RAM ）來實現(xiàn)組合邏輯，每個查找表連接到一個 D 觸發(fā)器的輸入端，觸發(fā)器再來驅(qū)動其他邏輯電路或驅(qū)動 I/O，由此構(gòu)成了即可實現(xiàn)組合邏輯功能又可實現(xiàn)時序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到 I/O 模塊。故本次設(shè)計選用的板卡為 PXI7833R。FPGA 內(nèi)部集成鎖項環(huán)，可以把外部時鐘倍頻，核心頻率可以到幾百 M，而單片機(jī)運行速度低的多。2．FPGA 管腳多，容易實現(xiàn)大規(guī)模系統(tǒng)。比如一個系統(tǒng)有多路 AD，DA，單片機(jī)要進(jìn)行仔細(xì)的資源分配，總線隔離，而 FPGA 由于豐富的 IO 資源，可以很容易用不同 IO 連接各外設(shè)。單片機(jī)程序是串行執(zhí)行的，執(zhí)行完一條才能執(zhí)行下一條，在處理突發(fā)事件時只能調(diào)用有限的中斷資源；而FPGA 不同邏輯可以并行執(zhí)行，可以同時處理不同任務(wù)，這就導(dǎo)致了 FPGA 工作更有效率。FPGA 甚至包含單片機(jī)和 DSP 軟核，并且 IO 數(shù)僅受 FPGA 自身 IO 限制，所以，F(xiàn)PGA 又是單片機(jī)和 DSP 的超集，也就是說，單片機(jī)和 DSP 能實現(xiàn)的功能，F(xiàn)PGA 一般都能實現(xiàn)。 硬件連線根據(jù)各模塊的功能，畫出步進(jìn)電機(jī)控制系統(tǒng)整體硬件連線圖，如圖 311 所示。在連續(xù)運轉(zhuǎn)狀態(tài)下，通過 LabVIEW 指定步進(jìn)電機(jī)的轉(zhuǎn)速和轉(zhuǎn)動方向，實現(xiàn)電機(jī)的連續(xù)轉(zhuǎn)動。 軟件編程環(huán)境的建立本程序使用 LabVIEW 的 FPGA 模塊來完成。設(shè)計過程：⑴ 點“開始”，按提示，根據(jù)板卡的型號，創(chuàng)建一個 FPGA項目。圖 41 FPGA 項目的創(chuàng)建⑵ 在“FPGA Target”目錄下創(chuàng)建“連續(xù)運行”VI 和“指定角度運行”VI，這就是要下載到板卡中的程序。青島理工大學(xué)本科畢業(yè)設(shè)計（論文）說明書25圖 42 FPGA 子 VI 的創(chuàng)建⑶主程序的創(chuàng)建由于主程序是用來在計算機(jī)上運行，并控制 FPGA 板卡的，即主程序并不是FPGA VI，而是一個一般的 VI。如圖 43。作為一個脈沖信號，其待征參數(shù)包括幅值、頻率、偏移量等。10V 之間，故此方波發(fā)生器的高電平也不可超過 10V。將脈沖信號經(jīng)過 FPGA 板卡的模擬輸出通道 0 來輸出這一信號至驅(qū)動器。由于指定的轉(zhuǎn)速單位是 r/s，而方波發(fā)生函數(shù)的控制量是頻率，幫應(yīng)用一個乘法運算，實現(xiàn)轉(zhuǎn)速至頻率的轉(zhuǎn)化。5V,不符合脈沖信號的形式，因此，需給此方波信號加一個 5V的偏移量，這樣，就能保證低電平是 0。波形圖表用來顯示發(fā)生的脈沖，如圖 44。由于步進(jìn)電機(jī)的轉(zhuǎn)動角度是由輸入的脈沖數(shù)決定的，故應(yīng)設(shè)法使步進(jìn)電機(jī)在完成指定角度的轉(zhuǎn)動后自動停止。由于步進(jìn)電機(jī)的轉(zhuǎn)動角度是由輸入的脈沖數(shù)決定的，則將轉(zhuǎn)動角度與時間進(jìn)行關(guān)聯(lián)，增加一個計時器，用來控制運行時間。由于計時過程的運算必然用到除法，除法的輸出信號是浮點數(shù)而不是整型，而 FPGA 模塊的編程是不允許任何非整型的數(shù)據(jù)出現(xiàn)的，即使把浮點數(shù)進(jìn)行強(qiáng)制轉(zhuǎn)換成整型，而轉(zhuǎn)換之前仍有一段信號是浮點型的，這樣的程序在 FPGA 中依然無法運行。使用這種方法，需要設(shè)計一個計數(shù)器，用來統(tǒng)計脈沖個數(shù)。為了使“停止”按鈕在這種運行狀態(tài)下仍然有效，故應(yīng)將計數(shù)的布爾值與“停止”按鈕的布爾值進(jìn)行“或”運算，將結(jié)果連接至 While循環(huán)的“循環(huán)條件”端。故也應(yīng)將這部分運算放在主程序中，使其不再受 FPGA 的整型的限制。具體程序見圖 45。考慮到在兩種狀態(tài)下，步進(jìn)電機(jī)的啟動和停止過程都要有一個加減速的過程，這可以通過逐步調(diào)整脈沖發(fā)生器的頻率來實現(xiàn)，這一過程的編程需要用到“Sequence”結(jié)構(gòu)。 連續(xù)運轉(zhuǎn)狀態(tài) 在“連續(xù)運轉(zhuǎn)”狀態(tài)下，不需要計時或計數(shù)，只需要在電機(jī)啟動時，使脈沖信號的頻率逐步變大即可。按下“停止”按鈕后，脈沖信號消失，電機(jī)自然減速至停止。青島理工大學(xué)本科畢業(yè)設(shè)計（論文）說明書29圖 46 連續(xù)運轉(zhuǎn)加速狀態(tài)第一幀圖 47 連續(xù)運轉(zhuǎn)加速狀態(tài)第二幀青島理工大學(xué)本科畢業(yè)設(shè)計（論文）說明書30圖 48 連續(xù)運轉(zhuǎn)穩(wěn)定狀態(tài) 指定角度轉(zhuǎn)動這部分程序采用了“局部變量”來實現(xiàn)同一個變量在不同選擇條件中的同時使用。此外，本狀態(tài)下還需要指定一個角度，當(dāng)電機(jī)運轉(zhuǎn)了這一角度后就停止，這一功能可通過對脈沖進(jìn)行計數(shù)的方式來實現(xiàn)，當(dāng)脈沖周期數(shù)達(dá)到指定個數(shù)時，程序停止。由于這種狀態(tài)下，對步進(jìn)電機(jī)具體轉(zhuǎn)動的角度有嚴(yán)格的要求，故在啟動階段，要保證不能失步；在停止階段，在保證不能過沖。不同階段中，要保證脈沖計數(shù)器的連續(xù)計數(shù)，這就需要用到“順序局部變量”和“局部變量”的靈活使用。本次設(shè)計中，步進(jìn)電機(jī)在按下“開始”后立即進(jìn)入加速狀態(tài)，加速完成后，進(jìn)入平穩(wěn)運行狀態(tài)，在步進(jìn)電機(jī)運轉(zhuǎn)角度達(dá)到指定角度的五分之四時，進(jìn)入減速階段直至停止。圖 49 指定角度轉(zhuǎn)動加速過程第一幀圖 410 指定角度轉(zhuǎn)動加速過程第二幀青島理工大學(xué)本科畢業(yè)設(shè)計（論文）說明書32圖 411 指定角度轉(zhuǎn)動穩(wěn)定過程圖 412 指定角度轉(zhuǎn)動減速過程第一幀青島理工大學(xué)本科畢業(yè)設(shè)計（論文）說明書33圖 413 指定角度轉(zhuǎn)動減速過程第二幀 前面板的設(shè)計前面板要求易于操控，有較好的親和性。圖 414 步進(jìn)電機(jī)控制前面板青島理工大學(xué)本科畢業(yè)設(shè)計（論文）說明書34為了防止輸入的轉(zhuǎn)速過大，而超過電機(jī)的額定轉(zhuǎn)速，這里對轉(zhuǎn)速輸入控件進(jìn)行了限制，具體設(shè)置見圖 415。調(diào)試是檢驗步進(jìn)電機(jī)控制系統(tǒng)設(shè)計是否正確重要的一環(huán)。為簡化調(diào)試過程，采用示波器來顯示輸出的信號。 接線按照圖 311所示的硬件連線方式進(jìn)行連線。圖 51 PXI7833R的 CONNECT 0端口為了對此端口所用的引腳進(jìn)行操作，應(yīng)使用 R系列接線盒，通過數(shù)據(jù)線的連接，將各引腳引出。青島理工大學(xué)本科畢業(yè)設(shè)計（論文）說明書36圖 52 R系列接線盒調(diào)試過程所用硬件整體連接實物圖見圖 53。編譯過程見圖 54。連續(xù)運行狀態(tài)下的脈沖信號波形見圖 55，布爾量波形見圖 56，前面板形態(tài)見圖 57。青島理工大學(xué)本科畢業(yè)設(shè)計（論文）說明書39結(jié)論本論文結(jié)合步進(jìn)電機(jī)的基本要求和特點，采用 LabVIEW 進(jìn)行編程，對步進(jìn)電機(jī)控制系統(tǒng)的設(shè)計進(jìn)行了研究，根據(jù)設(shè)計目標(biāo)，采用“自上而下”的設(shè)計原理，由整體框架到細(xì)節(jié)進(jìn)行設(shè)計步驟，做了如下幾個方面的工作：⑴ 研究步進(jìn)電機(jī)的工作原理。⑵ 在學(xué)習(xí)了LabVIEW的基礎(chǔ)上，研究了LabVIEW FPGA模塊的編程和應(yīng)用，對使用FPGA模塊進(jìn)行設(shè)計有了實踐上的認(rèn)識。通過LabVIEW完成產(chǎn)生頻率可調(diào)的脈沖信號和布爾信號的程序，經(jīng)編譯后下載到PXI7833R板卡，以實現(xiàn)步進(jìn)電機(jī)控制脈沖及方向信號的生成。包括易于操控的前面板設(shè)計、連續(xù)運轉(zhuǎn)狀態(tài)和指定角度運轉(zhuǎn)狀態(tài)程序以及步進(jìn)電機(jī)啟動和停止過程的加減速程序。青島理工大學(xué)本科畢業(yè)設(shè)計（論文）說明書40參考文獻(xiàn)[1] LabVIEW 的虛擬儀器設(shè)計[M].北京:電子工業(yè)出版社,2022.[2] 楊樂平,李海濤 ,楊磊. LabVIEW 程序設(shè)計與應(yīng)用 [M].北京:電子工業(yè)出版社,2022.[3] [M ].北京:中國電力出版社,2022.[4] 虛擬儀器設(shè)計與應(yīng)用 [M].成都:西南交大出版社,2022.[5] 7 Express 實用技術(shù)教程[M].北京:中國鐵道出版社,2022.[6] 張毅,周紹磊 ,[M ].北京:機(jī)械工業(yè)出版社,2022.[7] 楊樂平,李海濤 .LabVIEW 高級程序設(shè)計[M].北京:清華大學(xué)出版社,2022.[8] 任愛鋒,初秀琴,常存, FPGA 的嵌入式系統(tǒng)設(shè)計[M].西安電子科技大學(xué)出版社，2022.[9] 賈達(dá),鄒益民，基于 FPGA 的電機(jī)控制模塊[D].蘭州石化職業(yè)技術(shù)學(xué)院,2022.[10] 彭小平,王文杰,易江義. LABVIEW FPGA 模塊在測量控制系統(tǒng)中的開發(fā)流程及特點[D].長沙航空職業(yè)技術(shù)學(xué)院電子信息工程系,2022.[11] 洪濤, 嚴(yán)滔,LABVIEW 的步進(jìn)電機(jī)控制方法[J].中國計量學(xué)院學(xué)報,2022,10(2):146149.[12] Labview 與 FPGA 的低成本速度位移測量裝置的開發(fā)[J],裝備制造技術(shù),2022,(2):3133[13] 7 Express 實用技術(shù)教程[M].中國鐵道出版社,2022:218. [14] 張毅,周紹磊 ,[M],機(jī)械工業(yè)出版社, 2022:83120. [15] 楊林,方宇棟 . LabVIEW 控制步進(jìn)電機(jī)[J]，微計算機(jī)信息,2022,(2):78.[16] 王曉明, 電動機(jī)的單片機(jī)控制[M],北京航空航天大學(xué)出版社 20