【正文】 te(RG)351/6TpnsAC CLOCK LEVEL CONDITIONSIMAGE CLOCKS：Aclock amplitude during integration and hold810VAclock amplitude during vertical transport1014VAclock low level0VCharge Reset(CR)level on Aclock55VSTORAGE CLOCKS：Bclock amplitude during hold810VBclock amplitude during vertical transport1014VOUTPUT REGISTER CLOCKS：Cclock amplitude5VCclock low level2VSumming Gate(SG)amplitude1010VSumming Gate(SG)low levelVOTHER CLOCKS：Reset Gate(RG)amplitude51010VReset Gate(RG)low level3VCharge Reset(CR)pulse on Nsub01010VFTT1010M有13路驅(qū)動(dòng)時(shí)鐘，其中，AAAA4為感光區(qū)驅(qū)動(dòng)時(shí)鐘；BBBB4為存儲(chǔ)區(qū)驅(qū)動(dòng)時(shí)鐘；CCC3為水平寄存器讀出時(shí)鐘；SG為求和時(shí)鐘；RG為復(fù)位時(shí)鐘。而這幾個(gè)驅(qū)動(dòng)時(shí)鐘輸入端近200pF的等效電容對(duì)驅(qū)動(dòng)信號(hào)而言是個(gè)很重的負(fù)載，要求驅(qū)動(dòng)器具有大的電流驅(qū)動(dòng)能力。EL7155C是高性能引腳驅(qū)動(dòng)器。根據(jù)輸入引腳IN的值，其中一個(gè)開關(guān)將會(huì)斷開，而另外一個(gè)導(dǎo)通。由于EL7155C的拓?fù)浣Y(jié)構(gòu)，VL端應(yīng)該和地或者負(fù)電壓相連，VH端則被連接任何正電壓。因此，在由CCD時(shí)鐘驅(qū)動(dòng)芯片對(duì)CPLD輸出的時(shí)鐘脈沖進(jìn)行驅(qū)動(dòng)之后，還需要把脈沖拉高。 嵌位電路驅(qū)動(dòng)時(shí)鐘SG與RG的實(shí)現(xiàn)過程大致和C時(shí)鐘的相同，不同的是SG與RG的脈沖幅度為10V，因此加在EL7155C引腳VH的電壓為+10V。MAX4426是一種高速M(fèi)OSFET驅(qū)動(dòng)器，它將TTL輸入轉(zhuǎn)換為高電壓輸出。 MAX4426驅(qū)動(dòng)A時(shí)鐘電路 偏壓電路設(shè)計(jì)要使CCD芯片正常工作，首先需要向CCD提供使其正常工作所需的電壓。 FTT1010M偏置電壓參數(shù)表ABSOLUTE MAXIMUM RATINGS’MIN.MAX.UNITGENERALStorage temperature55+80Ambient temperature during operation40+60Voltage between any two gates20+20VDC current through any clock phase+AOUT current(no short circuit protection)010mAVOLTAGES IN RELATION TO VPSVNS、SFD、RD+30VVCS、SFS8+5VAll other pins5+25VVOLTAGES IN RELATION TO VNSSFD、RD+VVCS、SFS、VPS30+VAll other pins30+VDC CONDITIONSMIN.[V]TYPICAL[V]MAX.[V]MAX.[mA]VNSN substrate18241815VPSP substrate13715SFDSource Follower Drain162024SFSSource Follower Source01VCSCurrent Source503OGOutput Gate468RDReset Drain1318 其中，VNS由外接+29V電壓通過電平轉(zhuǎn)換芯片LM117得出，VSFD與VRD由VNS通過電平轉(zhuǎn)換芯片LM117得出，VPS與VOG由VSFD的分壓引出[10]。 VNS產(chǎn)生電路 SFD產(chǎn)生電路第四章 圖像信號(hào)處理電路的設(shè)計(jì) 芯片TDA8783CCD輸出的信號(hào)必須進(jìn)行視頻處理才能為后續(xù)電路使用，其目的就是盡可能地消除各種噪聲和干擾，但又不損失圖像細(xì)節(jié)；并且保證在CCD的動(dòng)態(tài)范圍內(nèi)圖像信號(hào)隨目標(biāo)亮度成線性變化，同時(shí)為了便于計(jì)算機(jī)處理和大容量存儲(chǔ)，還必對(duì)CCD輸出信號(hào)進(jìn)行數(shù)字化處理。TDA8783這款芯片主要是針對(duì)電荷耦合器件(CCD)影像應(yīng)用產(chǎn)品而設(shè)計(jì)的，如數(shù)字?jǐn)z像機(jī)、數(shù)字靜態(tài)相機(jī)和PC錄像會(huì)議相機(jī)等。該芯片的特性及性能參數(shù)有：A/D轉(zhuǎn)換頻率可達(dá)40MHz，自動(dòng)增益控制(AGC)～+，相關(guān)雙采樣工作頻率范圍為4MHz～120MHz，自動(dòng)增益控制工作頻率范圍為4MHz～54MHz，最低功耗為483mW，可調(diào)參考電壓的10位模數(shù)轉(zhuǎn)換器等。它包含一個(gè)高速10位ADC，可達(dá)40MHz的轉(zhuǎn)換速率?？梢源_保10位精度數(shù)據(jù)輸出且無(wú)誤碼，采樣及輸出脈沖由ADCLK控制。 TDA8783時(shí)序分析 CDS和ADC正常工作所需要的時(shí)序脈沖SHP/SHD都由片外的時(shí)序發(fā)生電路產(chǎn)生。視頻數(shù)字信號(hào)的輸出與ADCLK信號(hào)同步[12]。 SHP/SHD和ADCLK的時(shí)序關(guān)系 TDA8783的電路設(shè)計(jì)。本設(shè)計(jì)方案中，+5V的電壓由+，++，模擬地與數(shù)字地之間通過鐵磁珠相連。 電路工作原理TDA8783具體工作流程為：在電源接通之后，由CPLD輸出的SEN、SCLK和SDATA三個(gè)驅(qū)動(dòng)信號(hào)通過串行接口對(duì)TDA8783進(jìn)行工作模式的設(shè)定；同時(shí)由CPLD輸出的SHP、SHD、CLK、CLPOB、CLPADC、CLPDM六個(gè)驅(qū)動(dòng)信號(hào)為TDA8783提供使其正常工作的時(shí)序；CCD輸出信號(hào)先后在相關(guān)雙采樣處理單元、增益控制處理單元以及A/D轉(zhuǎn)換處理單元作用下，轉(zhuǎn)換成數(shù)字信號(hào)輸出[13]。要降低噪聲信號(hào)通路應(yīng)包括一個(gè)用于相關(guān)雙采樣的處理單元，通過兩次采樣消除不希望的噪聲分量，第一次采樣位于復(fù)位周期結(jié)束后，第二次采樣位于信號(hào)的信息段，兩次采樣的電壓差就代表了不含噪聲的電荷信號(hào)。 TDA8783的AGC特性曲線為了適應(yīng)不同亮度的目標(biāo)，防止CCD信號(hào)過弱或飽和，信號(hào)通路上應(yīng)包括一個(gè)增益控制的處理單元，用于控制信號(hào)的增益，~+，增益的大小山10位寄存器控制，通過串行接口來(lái)設(shè)定。輸入嵌位的目的就是為了恢復(fù)輸入信號(hào)中的直流分量，建立CDS所需的直流偏置。如果系統(tǒng)中CCD輸出沒有啞像元，可以使用CIPOB脈沖代替CLPDM，只要嵌位發(fā)生在暗像元期間，CLPOB是暗像元鉗位信號(hào)。由于光強(qiáng)、溫度、供電電壓的緩慢變化都會(huì)使視頻輸出信號(hào)的暗參考電平出現(xiàn)波動(dòng)，為了精確地恢復(fù)視頻信號(hào)，需要建立良好的暗電平參考。在有效像元間隔內(nèi)，CCD輸出信號(hào)的參考電平被暗電平嵌位回路嵌位到暗電平。通常情況下，暗電平嵌位在高速工作時(shí)會(huì)引起嵌位噪聲，然而該噪聲隨著電容C值的增加而減小。嵌位電平值可以通過串口編程改變或通過RESET腳復(fù)位到默認(rèn)值。在這種模式下，TDA8783的所有功能模塊將不工作，視頻數(shù)字輸出將全部變?yōu)榱?。由于此時(shí)所有的旁路電容都在放電，所以從備用模式恢復(fù)到工作模式需要較長(zhǎng)的時(shí)間，一般為200ms~300ms。采用全微分、流水線結(jié)構(gòu)，特別適合于低電壓、低功耗、高速應(yīng)用。當(dāng)鉗位電平Vref(12引腳)與DACOUT(13引腳)斷開時(shí)，可以通過串口將ADC的輸入電平鉗位在參考電平Vref上，Vref的取值范圍為+~+。這些寄存器是用來(lái)控制TDA8783數(shù)字可編程特性的。串行接口通過四個(gè)信號(hào)(SEN、SCLK、SDATA、RESET)來(lái)控制這些寄存器進(jìn)行寫入操作的。當(dāng)沒有復(fù)位信號(hào)(RESET)時(shí)，為在SCLK的每個(gè)上升沿到來(lái)時(shí)，SDATA向移位寄存器寫入數(shù)據(jù)。在2個(gè)字節(jié)的移位操作完畢之后，移位寄存器中的數(shù)據(jù)在SCLK的上升沿到來(lái)時(shí)被送入并行鎖存寄存器中。包括并行鎖存寄存器在內(nèi)的其它完成特定功能的專用寄存器，都和ADCLK同步。因此，若要完成數(shù)據(jù)更新，必須在SEN信號(hào)變成高電平后再過5~6個(gè)SCLK時(shí)鐘周期。其中，前三個(gè)數(shù)AAl和A0用于選擇對(duì)哪個(gè)功能模塊進(jìn)行配置，后十個(gè)數(shù)用于對(duì)選定的模塊進(jìn)行何種功能的設(shè)定。TDA8783內(nèi)部有一個(gè)DAC模塊可用于測(cè)試ADC模塊是否正常工作，當(dāng)DAC模塊處于應(yīng)用狀態(tài)下時(shí)，通過串行接口中Clamp Reference DAC功能的設(shè)定，決定進(jìn)行DAC的數(shù)字信號(hào)，再通過測(cè)量DACOUT(引腳13)上的電壓即可判斷出ADC模塊是否處于正常工作的狀態(tài)。本文根據(jù)面陣耦合器件圖像檢測(cè)系統(tǒng)外圍電路設(shè)計(jì)論文課題的要求，針對(duì)DALSA公司的FTT1010M幀轉(zhuǎn)移型CCD進(jìn)行了驅(qū)動(dòng)時(shí)序電路的設(shè)計(jì)。主要工作總結(jié)：在應(yīng)用CCD時(shí)，CCD驅(qū)動(dòng)電路的設(shè)計(jì)是CCD應(yīng)用的關(guān)鍵問題之一，驅(qū)動(dòng)時(shí)序發(fā)生器性能的優(yōu)劣直接決定了成像的品質(zhì)參數(shù)。本論文結(jié)合Quartus ΙΙ開發(fā)工具，使用VHDL硬件描述語(yǔ)言設(shè)計(jì)了CCD的驅(qū)動(dòng)時(shí)序發(fā)生器。故選用專用CCD時(shí)鐘驅(qū)動(dòng)芯片MAX4426和EL7155C設(shè)計(jì)了FTT1010M幀轉(zhuǎn)移型面陣CCD的驅(qū)動(dòng)電路。采用專用視頻信號(hào)處理器芯片TDA8783完成視頻處理。參考文獻(xiàn)[1] 王慶有. 圖像傳感器應(yīng)用技術(shù)[M]. 北京:北京工業(yè)出版社,2003.[2] 劉篤仁. 傳感器原理設(shè)計(jì)和應(yīng)用[M]. 長(zhǎng)沙:國(guó)防科技大學(xué)出版社,1995.[3] 劉恩科, 朱秉升, [M]. 北京:電子工業(yè)出版社,2003.[4] [M]. 北京:北京郵電大學(xué)出版社,2001.[5] 侯伯亨, [M]. 西安:電子科技大學(xué)出版社,1999.[6] 陳學(xué)飛, 汶德勝, [J]. 光子學(xué)報(bào),2007年,(S1):5557.[7] 黃正謹(jǐn), 徐堅(jiān), 章小麗, [M]. 北京:電子工業(yè)出版社,2002.[8] 馮濤, +P1ush入門與提高[M].北京:人民郵電出版社,2002.[9] 朱定華, 黃松, [M].北京:清華大學(xué)出版社,2007.[10] [M].北京:高等教育出版社,1991.[11] [M].北京:高等教育出版社,1991.[12] 陶德元,[J].四川大學(xué)學(xué)報(bào),1983,(04):3235.[13] Latest In CCD camera Technology[J].BE:1993,35(7):26~33.[14] Thomas proeessing for lowlevel. Highprecision CCD imaging[J]. SPIE,1991,1448: 225–235.[15] integration pushes image sensor performance[J].Laser Focus World, 1997, (2): 129