【正文】
4選1選擇器LIBRARY ieee。ENTITY xzq4_1 IS PORT ( rst:in std_logic。 in1,in2,in3,in4 : In std_logic。 END xzq4_1。139。039。 when 1=output=in2。 when 3=output=in4。 end case。 END PROCESS。彩燈控制模塊LIBRARY ieee。ENTITY caideng IS PORT ( input : IN INTEGER RANGE 0 TO 31。 output : OUT std_logic_vector(7 downto 0)。 END caideng。139。sm=0000000。sm=0000110。sm=0000110。sm=0000110。sm=0000110。sm=0000110。sm=0000110。sm=0000110。sm=0000110。sm=0011011。sm=0011011。sm=0011011。sm=0011011。sm=0011011。sm=0011011。sm=0011011。sm=0011011。sm=1001111。sm=1001111。sm=1001111。sm=0011011。sm=1001111。sm=1001111。sm=1001111。sm=1001111。sm=0100110。sm=0100110。sm=0100110。sm=0100110。sm=0100110。sm=0100110。sm=0100110。sm=0100110。 end case。 end process。32進制計數(shù)器模塊LIBRARY ieee。ENTITY counter_32 IS PORT ( clk,rst : IN std_logic。END counter_32。 BEGIN IF rst=39。 THEN temp:=0。event and clk=39。) THEN temp:=temp+1。 end if。 count_out=temp。 END a。USE 。 count_out : OUT integer range 0 to 3 )。ARCHITECTURE a OF counter_4 IS BEGIN PROCESS (rst,clk) variable temp:integer range 0 to 32。139。 ELSIF (clk39。139。 if(temp=4) then temp:=0。 END IF。 END PROCESS。7附錄二 編譯7附錄三 時序仿真17