微機(jī)原理與應(yīng)用第13章總線與接口-閱讀頁
2025-06-10 08:12本頁面
【正文】 主 、 從模塊的有關(guān)信息均從總線上撤除 ， 讓出總線 ， 以便其他模塊能繼續(xù)使用 。 總線的性能指標(biāo)（續(xù)） 3. 總線帶寬 總線帶寬又稱總線的最大數(shù)據(jù)傳輸速率 ， 是指在一定時(shí)間內(nèi)總線上可傳送的數(shù)據(jù)總量 ， 用每秒鐘最大傳送數(shù)據(jù)量來衡量 。此時(shí)，BG＝ 1。高電平表示 DMA周期。包是數(shù)據(jù)交換的基本單位 主機(jī) 設(shè)備 標(biāo)志包（令牌包） 數(shù)據(jù)包 握手包主機(jī) 設(shè)備 標(biāo)志包（令牌包） 數(shù)據(jù)包 握手包 USB數(shù)據(jù)傳輸交換過程 OTG ? 速度快： 480Mbps ? 熱插拔 ? 兼容 、 ? 支持多 USB設(shè)備連接 USB OTG ? 同時(shí)具有 USB主機(jī)和設(shè)備功能 PCI總線 PCI總線也稱為外部設(shè)備互連，為 Peripheral Component Interconnect Special Interest Group，縮略語為 PCISIG ? 1992年 6月推出 ? 1993年 4月推出 ? 1995年 6月 ? 1998年 12月推出 PCI總線特點(diǎn) ? 高性能：時(shí)鐘頻率 33MHz，傳輸速率每秒 132/264MB ? 線性突發(fā)傳輸：支持突發(fā)數(shù)據(jù)傳輸周期，確?？偩€滿載數(shù)據(jù) ? 減少存取延遲 ? 采用總線主控和同步操作 ? 不受處理器限制 ? 適用于便攜式計(jì)算機(jī)、服務(wù)器等各種機(jī)型 ? 與 ISA、 EISA及 MCA總線完全兼容 ? 預(yù)留擴(kuò)展空間，具有自動(dòng)配置功能 工作站的 PCI系統(tǒng)結(jié)構(gòu)圖 擴(kuò)展總線 PCI局部總線 處理器 AGP接口 橋 /存儲(chǔ)控制器 LAN 圖形 擴(kuò)展總線橋 基本 I/O設(shè)備 SCSI Cache 運(yùn)動(dòng)視頻 DRAM 音頻 PCI總線連接器 ? PCI總線規(guī)范定義了 5V和 ? 連接器有 32位和 64位兩種 ? 5V的連接器用于 ，需要旋轉(zhuǎn) 180度 ? PCI接口卡的金手指根據(jù)需要可設(shè)計(jì)成 5V通用、5V/32位、 5V/64位以及 、 位、 32位 PCI總線連接器 32位 PCI總線連接器引腳序號(hào) 5V/32位連接器引腳排列 PCI總線接口信號(hào) C/BE[3: 0] 命令類型說明 C/BE[3:0] 命令類型說明 0 0 0 0 中斷應(yīng)答（中斷識(shí)別） 1 0 0 0 保留 0 0 0 1 特殊周期 1 0 0 1 保留 0 0 1 0 I/O讀（從 I/O口地址中讀數(shù)據(jù)） 1 0 1 0 配置讀 0 0 1 1 I/O寫（向 I/O口地址中寫數(shù)據(jù)） 1 0 1 1 配置寫 0 1 0 0 保留 1 1 0 0 存儲(chǔ)器多行讀 0 1 0 1 保留 1 1 0 1 雙地址周期 0 1 1 0 存儲(chǔ)器讀 (從內(nèi)存空間映象讀數(shù)據(jù) ) 1 1 1 0 存儲(chǔ)器讀行 0 1 1 1 存儲(chǔ)器寫 (向內(nèi)存空間映象寫數(shù)據(jù) ) 1 1 1 1 存儲(chǔ)器寫并無效 總線操作命令 . PCI總線協(xié)議 ? PCI的基本總線傳輸機(jī)制是突發(fā)傳輸 ， 包括一個(gè)地址相位和一個(gè)或多個(gè)數(shù)據(jù)相位 ， 支持存儲(chǔ)器和 I/O ? 突發(fā)傳輸是指主橋電路 （ 位于主處理器和 PCI總線之間 ）可將針對(duì)存儲(chǔ)器的多次訪問在不影響正常操作的前提下合并為一次傳輸 ? 置位基地址寄存器的預(yù)取位 ， 可將數(shù)據(jù)預(yù)取與寫合并 。如標(biāo)準(zhǔn)擴(kuò)展總線 I/O地址空間 ? 采用全部譯碼 ? 在 I/O訪問中， AD[1:0]一方面用來產(chǎn)生 DEVSEL信號(hào)，另一方面說明傳輸?shù)挠行ё止?jié) AD1 AD0 C/BE3 C/BE2 C/BE1 C/BE0 0 0 X X X 0 0 1 X X 0 1 1 0 X 0 1 1 1 1 0 1 1 1 內(nèi)存地址空間 ? AD[31:02]譯碼得到雙字邊界對(duì)齊的起始地址 ，每個(gè)數(shù)據(jù)周期過后地址加 4， 直到傳輸過程結(jié)束 ? AD[1:0]＝ 00時(shí) ， 突發(fā)傳輸順序?yàn)榈刂愤f增方式 ? AD[1:0]＝ 01時(shí) ， 為 Cache行切換方式 ? AD[1:0]＝ 1X時(shí) ， 保留 配置地址空間 ? IDSEL信號(hào)有效且 AD[1:0]＝ 00，則該設(shè)備被選為訪問的從設(shè)備 ? AD[1:0]＝ 01，且譯碼符合某橋電路的編號(hào)，則說明配置訪問是針對(duì)該橋電路后面的設(shè)備 ? AD[7:2]用于選擇每個(gè)設(shè)備配置空間的雙字寄存器 (共 64個(gè) ) ? AD[10:8]用于選擇某個(gè)功能設(shè)備 ? AD[31:11]無意義 3. 字節(jié)對(duì)齊 ? 字節(jié)使能信號(hào)說明哪些字節(jié)有效。用雙箭頭表示 ? 不同信號(hào)的交換周期出現(xiàn)的時(shí)刻不同 ? 所有 AD信號(hào)在每個(gè)地址相位和數(shù)據(jù)相位期間，都必須是穩(wěn)定狀態(tài) (即使未用 ) PCI總線數(shù)據(jù)傳輸過程 ? PCI總線操作時(shí)序，介紹各信號(hào)之間的約束關(guān)系 ? 當(dāng)某信號(hào)以虛線畫出時(shí)，則表示沒有設(shè)備驅(qū)動(dòng)它 PCI總線上的讀操作 PCI總線上的寫操作 PCI總線仲裁機(jī)制 ? PCI的仲裁機(jī)制是基于訪問的，而不是基于時(shí)間。無需設(shè)備給出 DEVSEL＃。 IDSEL選擇 PCI設(shè)備 ② 設(shè)備選擇。 AD[7:2]和 C/BE確定雙字配置寄存器地址 選擇 AD[31:11]之一為 IDSEL，因此可選中 21個(gè)設(shè)備，未作 IDSEL的線應(yīng)為穩(wěn)定狀態(tài) 總線配置讀時(shí)序 可編程邏輯器件實(shí)現(xiàn) PCI總線接口 ? CPLD(復(fù)雜可編程邏輯器件 )或 FPGA (現(xiàn)場(chǎng)可編程門陣列 )的優(yōu)點(diǎn)是具有靈活的可編程性 ? PCI接口可以依據(jù)插卡功能進(jìn)行最優(yōu)化，而不必實(shí)現(xiàn)所有的 PCI功能，這樣可以節(jié)約系統(tǒng)的邏輯資源 ? 可以將 PCI插卡上的其他用戶邏輯與 PCI接口邏輯集成在一個(gè)芯片上，實(shí)現(xiàn)緊湊的系統(tǒng)設(shè)計(jì)。用戶可集中于應(yīng)用設(shè)計(jì)，而不是調(diào)試 PCI總線接口，縮短開發(fā)時(shí)間 ? 應(yīng)用比較普遍的主要有 AMCC公司的 S5920(從 )、 S5933(主 )， PLX公司的 PCI9050、 PCI9054及PCI9080等芯片 PCI應(yīng)用系統(tǒng)
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1