【正文】 。amp。039。data1(15 DOWNTO 12))+(39。amp。 IF sum101010 THEN do1=sum1。 END IF。 ELSE do2=sum201010。 IF sum301010 THEN do3=sum3。 END IF。 ELSE do4=sum401010。d2=do2(3 DOWNTO 0)。 輸出十進(jìn)制BCD碼中的中四位d4=do4(3 DOWNTO 0)。139。039。 else d2=0000。 d4=0000。039。END PROCESS。3. 譯碼顯示模塊LIBRARY IEEE。USE 。ENTITY display IS PORT( doo2,doo3,doo4: IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 CAT: OUT STD_LOGIC_VECTOR(5 DOWNTO 0)。 seg: OUT STD_LOGIC_VECTOR(6 DOWNTO 0) )。 ARCHITECTURE V1 OF display IS SIGNAL TMP : INTEGER RANGE 0 TO 3。EVENT AND CLK1 = 39。 ) THEN IF(TMP = 3) THEN TMP = 1。 END IF。 end PROCESS。dp=39。 if (doo4=0000) then seg=1111110。 elsif (doo4=0010) then seg=1101101。 elsif (doo4=0100) then seg=0110011。 elsif (doo4=0110) then seg=1011111。 elsif (doo4=1000) then seg=1111111。 else seg=1111110。 中四位譯碼 WHEN 2 = CAT = 111101。039。 elsif (doo3=0001) then seg=0110000。 elsif (doo3=0011) then seg=1111001。 elsif (doo3=0101) then seg=1011011。 elsif (doo3=0111) then seg=1110000。 elsif (doo3=1001) then seg=1111011。 end if。dp=39。 if (doo2=0000) then seg=1111110。 elsif (doo2=0010) then seg=1101101。 elsif (doo2=0100) then seg=0110011。 elsif (doo2=0110) then seg=1011111。 elsif (doo2=1000) then seg=1111111。 else seg=1111110。 WHEN OTHERS = seg = 1111110。 END CASE。 END V1。USE 。ENTITY div_12 IS PORT( clk: IN STD_LOGIC。END div_12。 SIGNAL clk_temp: STD_LOGIC。event AND clk=39。) THEN IF temp=11 THEN temp=0。 ELSE temp=temp+1。 END IF。 clk_out=clk_temp。五. 功能說明及資源利用情況 en：為開始測量按鍵，連接到BIN6,按下此鍵開始測量。 beef：為蜂鳴器。若沒有超過量程，數(shù)碼管顯示當(dāng)前電池的電壓值。若按下復(fù)位鍵BIN5，數(shù)碼管顯示“000”。經(jīng)過咨詢同學(xué)，得知ADS7816的數(shù)據(jù)輸入是待測量的電壓，輸出的串行12位數(shù)據(jù)是EPM1270T144C5的數(shù)據(jù)輸入。，對ADS7816的時(shí)序圖沒有給予太多的關(guān)注，以至于不了解轉(zhuǎn)換芯片的工作過程。CS的下降沿用于啟動(dòng)轉(zhuǎn)換和數(shù)據(jù)變換，CS有效后的最初1至2個(gè)轉(zhuǎn)換周期內(nèi)，ADS7816采樣輸入信號(hào)，此時(shí)輸出引腳Dout呈三態(tài)。在第4個(gè)時(shí)鐘的上升沿，Dout開始輸出轉(zhuǎn)換結(jié)果，其輸出數(shù)據(jù)的格式是最高有效位(B11位)在前。當(dāng)理解到這個(gè)原理的時(shí)候，ADS轉(zhuǎn)化控制模塊的編程思路由模糊變?yōu)榍逦?. 保存波形文件時(shí)，文件名必須與工程名一致，因?yàn)樵诙啻螢橐粋€(gè)工程建立波形文件時(shí)，一定要注意保存時(shí)文件名要與工程名一致，否則不能得到正確的仿真結(jié)果。畢竟課程設(shè)計(jì)不同于實(shí)驗(yàn)課，電路圖和程序都要自己設(shè)計(jì)。我首先將整個(gè)系統(tǒng)根據(jù)不同的功能化分成模塊，再分別進(jìn)行設(shè)計(jì)，逐個(gè)攻破，最后再將其整合。應(yīng)充分利用VHDL“自頂向下”的設(shè)計(jì)優(yōu)點(diǎn)以及層次化的設(shè)計(jì)概念，層次概念對于設(shè)計(jì)復(fù)雜的數(shù)字系統(tǒng)是非常有用的，它使得我們可以從簡單的單元入手，逐漸構(gòu)成龐大而復(fù)雜的系統(tǒng)。在設(shè)計(jì)時(shí)和同學(xué)相互交流各自的想法也是很重要的，不同的人對問題的看法總有差異，我們可以從交流中獲得不同的思路，其他人的設(shè)計(jì)一定有比我出色的地方，很好的借鑒，并在大家的商討中選擇最優(yōu)方案最終一定會(huì)得到最好的設(shè)計(jì)方法。在這實(shí)驗(yàn)中，我對電路設(shè)計(jì)，QUARTUS的使用等都有了新的認(rèn)識(shí)。并發(fā)現(xiàn)仿真跟實(shí)際有區(qū)別，仿真出來的結(jié)果和燒到實(shí)驗(yàn)板上出來的結(jié)果并不一定相同，得耐心調(diào)試。由于一個(gè)學(xué)期沒有接觸QUARTUS軟件，剛開始的時(shí)候有一種無從下手的感覺，但經(jīng)過復(fù)習(xí)，又得心應(yīng)手起來。實(shí)驗(yàn)中遇到的各種大小問題基本都是自己獨(dú)立排查解決的，這對于自己獨(dú)立解決問題的能力也是一個(gè)極大地提高和鍛煉。在學(xué)習(xí)用QUARTUS設(shè)計(jì)原理圖時(shí)，我鍛煉了分析實(shí)驗(yàn)要求、判斷電路結(jié)構(gòu)的能力，而在編寫VHDL程序時(shí)，尤其是設(shè)計(jì)和實(shí)現(xiàn)ADS轉(zhuǎn)換控制模塊，分析問題、解決問題的能力得到了逐步提升。贈(zèng)語； 如果我們做與不做都會(huì)有人笑，如果做不好與做得好還會(huì)有人笑，那么我們索性就做得更好，來給人笑吧！ 現(xiàn)在你不玩命的學(xué)，以后命玩你。不要做金錢、權(quán)利的奴隸；應(yīng)學(xué)會(huì)做“金錢、權(quán)利”的主人。最值得欣賞的風(fēng)景，是自己奮斗的足跡。壓力不是有人比你努力，而是那些比你牛幾倍的人依然比你努