dsp應用技術(shù)ppt課件-閱讀頁
2025-05-18 18:38本頁面
【正文】 45個外部中斷；216。 具有 3個 32位的 CPU 定時器和適合電機控制的事件管理模塊 EVA和EVB；216。 多達 16個通道、精度可達 12位模擬 /數(shù)字轉(zhuǎn)換器 ADC。 指令周期 33ns( 66MHz)、 60MFLOPS、 33MIPS216。 6432bit指令 Cache；216。 片內(nèi) 2K 32bit雙口 RAM， 可分兩組分別訪問；216。 32／ 40 bit浮點乘法器及 ALU， 32bit移位器；216。 8個 40 bit數(shù)據(jù)寄存器， 8個 32 bit輔助（尋址）寄存器；216。 尋址：循環(huán)、位反序；216。 條件調(diào)用／返回；216。 2個串口；216。 加載方式 32 bit；216。 軟／硬件等待狀態(tài)；216。 1024點復數(shù) FFT： ms；216。 浮點求平方根倒數(shù) 1287 ns；216。 C31是 C30的簡易型，區(qū)別在于沒有擴展總線，僅有1個串口， QFP132封裝，可用多種模式（ 8bit／ 16bit／32bit／串口）加載且可重定位中斷矢量表，而 C30必須用 32 bit存儲器從 0地址裝入初始化程序代碼。 條件調(diào)用／返回；216。 外部管腳 PRGW區(qū)分 16／ 32 bit外部程序訪問；216。 兩種低功耗模式；216。 TI推出了 TMS320VC33， VC33采用高達 120MHZ或 150MHZ的主頻，有 120／ 150MFLOPS的峰值運算能力，片內(nèi) 1Mbit RAM， 程序代碼與先前的 C3X完全兼容， VC33本身結(jié)構(gòu)功能也與 C31兼容，采用 3. 3 V I／ O和 1. 8V處理器核使功耗降低到 200 mw， 而 C30／C31／ C32的功耗在 ～ 3W之間。 TMS320VC33的主要特點：216。 34K32bit () 片上雙口 SRAM (2 16K+2 1K) 、減少了外存（即減少了外部總線周期），速度等性能更高216。 非常低的功耗（功耗 200mW） 和價格（ 100）216。 4個內(nèi)部解碼頁選通 與 I/O及存儲器器件簡單接口 、減少了讀取時間216。 8個可擴展精密寄存器216。 協(xié)處理器協(xié)助 I/O和 CPU工作216。 具有 8個輔助寄存器的兩個地址產(chǎn)生器、兩個輔助寄存器算術(shù)單元216。 2或 3 操作數(shù)指令216。 塊重復功能216。 總線控制寄存器配置選通控制等待狀態(tài)產(chǎn)生216。 JTAG、 更快且支持多片 VC33（ 取代以前的 MPSD仿真口） 這種強大的硬件配置提供了以前單片難以獲得的性能。 片內(nèi) RAM同片外存儲器相比，有以下優(yōu)點： 216。 216。 216。 216。 TMS320VC33部分原理圖TMS320VC33電路板圖 TMS320C6701 TMS320C6701主要特性包括：216。硬件支持 IEEE的單精度及雙精度指令； 216。32位的外部存儲器接口提供與同步存儲器(SBSRAM、 SDRAM)及異步存儲器 (SRAM、EPROM)的無縫連接；216。運算功能單元包括 4個浮點的算術(shù)邏輯單元 ALU， 2個定點的 ALU及 2個浮點乘法器。 通用寄存器分成 A、 B兩個寄存器文件。這種片內(nèi)并行結(jié)構(gòu)是 6701獲得高運算能力的關(guān)鍵所在。運算單元、寄存器和內(nèi)存資源沖突以及指令間的上下文依賴關(guān)系都會阻礙有效指令的并行執(zhí)行。 四、 ADI浮點 DSP 在構(gòu)成多 DSP方面， ADSP Tiger SHARC系列處理器有其自身的優(yōu)勢。盡管 TI的 DSP也可以互連，但是機制比較復雜。 TS201S芯片 (600MHz)主要性能指標：216。 DSP內(nèi)部有 2個運算模塊，支持的運算類型有： 32b和 40b浮點運算， 8b、 6b、 32b及 64b定點運算；216。 采用單指令多數(shù)據(jù) (SIMD)模式，可提供 乘加運算 。 外部總線 DMA傳輸速率 (雙向 )；216。 用于通過共享總線提供無縫連接的片內(nèi)集成總線仲裁控制；216。 1024點復 FFT： ； FIR（每階）： 。 ADCf0S(t)I(n)LPF ADCQ(n)LPF ADC90176。（快門限） 二、雷達數(shù)字信號處理的體系結(jié)構(gòu) 多指令單數(shù)據(jù) MISD結(jié)構(gòu)ADC PC MTD CFAR DAC三、雷達數(shù)字信號處理的實現(xiàn) ADC：低通 /帶通信號、時鐘 /信號隔離、采樣頻率 PC： FIR、正反 FFT MTD/MTI/FFT：數(shù)據(jù)重排、 FIR組、 MTI+FFT CFAR：快、慢， DSP、 FPGA DAC：輸出驅(qū)動、
教學課件相關(guān)推薦
鄂ICP備17016276號-1