【正文】 Component Interconnect)外部設(shè)備互聯(lián)總線 PCI界面顯示卡 人才是培養(yǎng)出來的 人才是培養(yǎng)出來的 PCI總線： CLK — 時(shí)鐘 RST —復(fù)位 AD(31~0） — 地址數(shù)據(jù)復(fù)用線 ， T1地址 ， 后數(shù)據(jù) C/BE(3~0) — 總線命令和字節(jié)使能信號(hào) PAR — 偶校驗(yàn)位 FRAME— 總線幀處理 TRDY— 目的設(shè)備準(zhǔn)備好 IRDY — 源操作設(shè)備準(zhǔn)備好 STOP — 總線主應(yīng)當(dāng)停止工作 LOCK — 鎖信號(hào) ， 阻塞鎖上的單元 IDSEL — 初始設(shè)備選擇信號(hào) DEVSEL — 設(shè)備選擇信號(hào) REQ — 總線請(qǐng)求 GNT — 總線請(qǐng)求允許 PERR — 奇偶校驗(yàn)錯(cuò) SERR — 系統(tǒng)錯(cuò) SBO— Cache探測(cè)信號(hào) ,表示擊中修改 過的行 SDONE — 查詢完成 AD(63~32) — 數(shù)據(jù)擴(kuò)充位 ， REQ64和 ACK64有效時(shí)它有效 C/BE(7~4) — 字節(jié)使能 REQ64 — 請(qǐng)求 64位數(shù)據(jù)處理 ACK64 — 64位數(shù)據(jù)處理允許 PAR64 — 校驗(yàn) 4個(gè)高位字節(jié) TCK — 測(cè)試時(shí)鐘 TDI — 測(cè)試數(shù)據(jù)輸入 TDO — 測(cè)試數(shù)據(jù)輸出 TMS — 測(cè)試模式選擇 TRST — 測(cè)試復(fù)位 人才是培養(yǎng)出來的 AGP插槽 第 3章 系統(tǒng)總線 總線特性及性能指標(biāo) 5. AGP：（ AcceleratedGraphicsPort：加速圖形端口） 發(fā)展 歷程 AGP8X標(biāo)準(zhǔn)沒有輝煌太長(zhǎng)時(shí)間， PCI Express總線的出現(xiàn)宣告 PCI和 AGP體系將被終結(jié)。 命 運(yùn) 1996年 ， 3D顯卡出現(xiàn)，揭開 3D時(shí)代的序幕。 1996年 7月， 。工作頻率仍為 66MHZ，但電壓降到 。 人才是培養(yǎng)出來的 (這是采用 AGP的顯卡 ) 第 3章 系統(tǒng)總線 總線特性及性能指標(biāo) 5. AGP：（ AcceleratedGraphicsPort：加速圖形端口） 那是 1996～ 2022年之間的故事了 …… 人才是培養(yǎng)出來的 第 3章 系統(tǒng)總線 總線特性及性能指標(biāo) 發(fā)展 6. PCI— Express PCI—Express是一種通用的總線規(guī)格，它最早由 Intel所提倡和推廣 （也既是之前的 3GIO），它最終的設(shè)計(jì)目的是為了取代現(xiàn)有計(jì)算機(jī)系統(tǒng)內(nèi)部 的總線傳輸接口，這不只包括顯示接口，還囊括了 CPU、 PCI、 HDD、 Network 等多種應(yīng)用接口。以往 計(jì)算機(jī)系統(tǒng)的各種設(shè)備共用一個(gè)帶寬，采用了并行互聯(lián)，這大大影響了系統(tǒng)整體 的性能表現(xiàn)，同時(shí)并行信號(hào)由于相互干擾也嚴(yán)重制約了日后速度的進(jìn)一步提升。 從 早期 80年代的 ISA接口的 ／Ｓ， 龐大的數(shù)據(jù)傳輸運(yùn)算的需要，應(yīng)該有一種全新的接口來取代 AGP的地位， 這時(shí)，擁有 4GB/S起始傳輸速率的 PCI—Express面世了。 （ 2）總線設(shè)備之間傳輸速率不匹配。 特點(diǎn)： CPU、存儲(chǔ)器、 I/O口作為總線設(shè)備掛在一條總線上。 1. 雙總線結(jié)構(gòu) 主存總線 I/O總線 （高速總線） （低速總線） 通道 具有特殊功能的處理器 由通道對(duì) I/O統(tǒng)一管理 I/O接口 設(shè)備 n … … I/O接口 設(shè)備 0 CPU 主存 人才是培養(yǎng)出來的 第 3章 系統(tǒng)總線 總線結(jié)構(gòu) 二、多總線結(jié)構(gòu) 2. 三總線結(jié)構(gòu) 主存總線 DMA總線 I/O總線 CPU 主存 設(shè)備 1 設(shè)備 n 高速外設(shè) I/O接口 I/O接口 I/O接口 … … （ 1）任一時(shí)刻只能使用一種總線。 （ 3） I/O總線只有在 CPU執(zhí)行 I/O指令時(shí)才用到。 （ 2）可以掛接更多的 I/O設(shè)備。 特點(diǎn)： 人才是培養(yǎng)出來的 第 3章 系統(tǒng)總線 總線結(jié)構(gòu) 二、多總線結(jié)構(gòu) 4. 四總線結(jié)構(gòu) 系統(tǒng)總線 局部總線 高速總線 擴(kuò)展總線 主存 擴(kuò)展總線接口 局域網(wǎng) SCSI 多媒體 CPU 調(diào)制解調(diào)器 串行接口 FAX 圖形 Cache/橋 （ 1）高速設(shè)備與 CPU聯(lián)系緊密，也可更加獨(dú)立的工作。 特點(diǎn)： 人才是培養(yǎng)出來的 第 3章 系統(tǒng)總線 總線結(jié)構(gòu) 1. 傳 統(tǒng)微型機(jī)總線結(jié)構(gòu) 三、總線結(jié)構(gòu)舉例 系統(tǒng)總線 存儲(chǔ)器 SCSI II 控制器 主存控制器 ISA EISA 8 MHz16位數(shù)據(jù)通路 標(biāo)準(zhǔn)總線控制器 33 MHz32位數(shù)據(jù)通路 調(diào)制解調(diào)器 多媒體 高速局域網(wǎng) 高性能圖形 CPU … 人才是培養(yǎng)出來的 第 3章 系統(tǒng)總線 總線結(jié)構(gòu) 三、總線結(jié)構(gòu)舉例 2. VLBUS局部總線結(jié)構(gòu) 系統(tǒng)總線 ISA EISA VL BUS 33 MHz的 32位數(shù)據(jù)通路 多媒體 高速局域網(wǎng) 高性能圖形 調(diào)制解調(diào)器 圖文傳真 8 MHz的 16位數(shù)據(jù)通路 標(biāo)準(zhǔn)總線 控制器 CPU 主存控制器 存儲(chǔ)器 局部總線 控制器 SCSIⅡ 控制器 … … 人才是培養(yǎng)出來的 CPU 多媒體 高速局域網(wǎng) 高性能圖形 調(diào)制解調(diào)器 圖文傳真 33 MHz的 32位數(shù)據(jù)通路 8 MHz的 16位數(shù)據(jù)通路 ISA EISA 標(biāo)準(zhǔn)總線 控制器 SCSIⅡ 控制器 存儲(chǔ)器 第 3章 系統(tǒng)總線 總線結(jié)構(gòu) 三、總線結(jié)構(gòu)舉例 3. PCI 總線結(jié)構(gòu) PCI 橋 PCI 總線 系統(tǒng)總線 人才是培養(yǎng)出來的 第 3章 系統(tǒng)總線 總線結(jié)構(gòu) 三、總線結(jié)構(gòu)舉例 4. 多層 PCI 總線結(jié)構(gòu) PCI總線 2 存儲(chǔ)器 橋 0 橋 4 PCI設(shè)備 橋 5 總線橋 橋 3 橋 1 設(shè)備 橋 2 第一級(jí)橋 第二級(jí)橋 第三級(jí)橋 PCI總線 4 PCI總線 5 PCI總線 3 PCI總線 1 PCI總線 0 存儲(chǔ)器總線 標(biāo)準(zhǔn)總線 CPU 人才是培養(yǎng)出來的 第 3章 系統(tǒng)總線 總線控制 一、總線控制的功能和特點(diǎn) 總線控制 就是管理總線的使用，包括總線上設(shè)備的管理和設(shè)備使用總線的過程管理。 總線資源的管理 資源：存儲(chǔ)空間、 I/O空間、中斷、通道 管理：資源分配、沖突判定、設(shè)備選擇、啟動(dòng)、復(fù)位 （ 2）總線控制器在實(shí)現(xiàn)技術(shù)上并不一定存在一個(gè)獨(dú)立的控制器模塊。 （ 1）總線控制的功能由總線控制器來完成。 總線 仲裁 根 據(jù)總線仲裁電路的位置不同，仲裁方式 集中式仲裁：仲裁邏輯電路 集中在一處。 沒有總線控制權(quán)，只能響應(yīng)從主設(shè)備發(fā)來的總線命令 （ ）☆仲裁邏輯分布在多個(gè) 部件或設(shè)備上。 ② 優(yōu)先級(jí)固定：離“總線控制部件”最近的優(yōu)先級(jí)最高，最遠(yuǎn)的優(yōu)先級(jí)最低。 ③ 設(shè)計(jì)簡(jiǎn)單：采用很少的幾根線，就可按一定的優(yōu)先級(jí)實(shí)現(xiàn)總線仲裁。 ④ 若第 J個(gè)設(shè)備中的接口電路出現(xiàn)故障，則第 J個(gè)之后的都無法正常工作。 ⑤ 若優(yōu)先級(jí)高的設(shè)備頻繁發(fā)出請(qǐng)求，則優(yōu)先級(jí)低的設(shè)備可能很長(zhǎng)時(shí)間都無法 得到總線控制權(quán)。 ⑤ 可通過程序來設(shè)置計(jì)數(shù)器初值，動(dòng)態(tài)來改變其優(yōu)先級(jí)。 ? ? ? ? ② 每個(gè)設(shè)備接口都有一個(gè)“設(shè)備地址判別電路”，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求 總線的設(shè)備地址相一致時(shí)，該設(shè)備將 BS線置為 1，獲得了總線的使用權(quán)， 此時(shí)中止計(jì)數(shù)查詢。（誰的地址小，誰的優(yōu)先級(jí)就最高） ① 仲裁器接收到請(qǐng)求信號(hào)以后，在 BS線為“ 0‖的情況下，讓計(jì)數(shù) 器開始計(jì)數(shù)，計(jì)數(shù)值通過一組地址線發(fā)向各個(gè)設(shè)備。根據(jù)一定的優(yōu)先級(jí)原則進(jìn)行仲裁，以決定響應(yīng) 哪個(gè)設(shè)備。 總線同意線 BGi 總線請(qǐng)求線 BRi ① 每個(gè)設(shè)備均有一對(duì)獨(dú)立的 特點(diǎn)： 人才是培養(yǎng)出來的 主模塊向從模塊 發(fā)出地址 和 命令 ，并啟動(dòng)從模塊。 包括通信何時(shí)開始、何時(shí)結(jié)束等。 主模塊和從模塊 交換數(shù)據(jù) 主模塊 撤銷有關(guān)信息，讓出總線使用權(quán) 。 充分 挖掘 系統(tǒng) 總線每瞬間 的 潛力 。 第 3章 系統(tǒng)總線 總線控制 三、總線的通信控制 分離式通信 異步通信 采用 應(yīng)答方式 ，沒有公共時(shí)鐘標(biāo)準(zhǔn) 通信方式 典型特征 人才是培養(yǎng)出來的 第 3章 系統(tǒng)總線 總線控制 （ 1）同步通信 含義： 通信雙方采用統(tǒng)一時(shí)鐘來控制數(shù)據(jù)的傳送。 ② 對(duì)于每一個(gè)操作，每一時(shí)間都有明確的規(guī)定，顯得比較“死板”。 ④ 當(dāng)各個(gè)模塊的存取時(shí)間相差較大時(shí)，會(huì)大大損失總線的工作效率。 特點(diǎn)： 人才是培養(yǎng)出來的 同步式數(shù)據(jù)輸入時(shí)序 第 3章 系統(tǒng)總線 總線控制 T1 總線傳輸周期 T2 T3 T4 時(shí)鐘 地址 讀 命令 數(shù)據(jù) 時(shí)間 讀命令有效 數(shù)據(jù)線上 出現(xiàn)數(shù)據(jù) 主模塊 發(fā)出地址 主模塊 發(fā)讀命令 從模塊 提供數(shù)據(jù) 主模塊 撤銷讀命令 人才是培養(yǎng)出來的 同步式數(shù)據(jù)輸出時(shí)序 第 3章 系統(tǒng)總線 總線控制 T1 總線傳輸周期 T2 T3 T4 時(shí)鐘 地址 寫 命令 數(shù)據(jù) 人才是培養(yǎng)出來的 第 3章 系統(tǒng)總線 總線控制 （ 2）異步通信 不互鎖方式 半互鎖方式 全互鎖方式 ① 沒有公共時(shí)鐘。 ③ 相互通信的設(shè)備其工作速度參差不齊。 接收方 用系統(tǒng) 時(shí)鐘后沿 判斷、識(shí)別。 特點(diǎn) : T1 T2 T3 T4 TW（ 1N） 等待狀態(tài) TW是公共時(shí)鐘的整數(shù)信。 精髓： 一個(gè)總線傳輸周期 子周期 1 子周期 2 主模塊 申請(qǐng) 占用總線 ，使用完后， 即 放棄總線 的使用權(quán)。 主模塊 設(shè)備 A 設(shè)備 B Bus 主 /從 主 /從 人才是培養(yǎng)出來的 第 3章 系統(tǒng)總線 總線控制 分離式通信特點(diǎn) 1. 各模塊有權(quán)申請(qǐng)占用總線 4. 采用同步方式通信，不等對(duì)方回答 3. 各模塊準(zhǔn)備數(shù)據(jù)時(shí)，不占用總線 2. 總線被占用時(shí)，無空閑 特點(diǎn) 充分發(fā)揮了 總線的有效占用 設(shè)備 A 設(shè)備 B Bus 主 /從 主 /從 Pc機(jī) 人才是培養(yǎng)出來的 第 3章 系統(tǒng)總線 總線控制 復(fù)習(xí)參考題 第 1 題 第 2 題 第 3 題 第 4 題 第 5 題 第 6 題 第 8 題 第 10 題 人才是培養(yǎng)出來的 第 4章 存儲(chǔ)器 ? 167。 ? 167。 人才是培養(yǎng)出來的 第 4章 存儲(chǔ)器 – 硬盤 軟盤 光盤 磁帶 存儲(chǔ)器：用來存放程序和數(shù)據(jù)，是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備。 ? MDR：存儲(chǔ)器數(shù)據(jù)寄存器，用以存放 CPU和內(nèi)存之間交換的數(shù)據(jù)。 t 存儲(chǔ)器讀出時(shí)間 TAR 存儲(chǔ)器寫入時(shí)間 TAW 存取時(shí)間 TA 分為 注： t1 t2 CPU發(fā)出讀操作命令 取出數(shù)據(jù) TA 含義： 二、 主存的性能指標(biāo) 人才是培養(yǎng)出來的 第 4章 存儲(chǔ)器 – 主存儲(chǔ)器 （采用兩種參數(shù)描述） （ 2）存取周期 )( C y c leM e m or yT m c指連續(xù)兩次存儲(chǔ)器操作之間的最小時(shí)間間隔。單位 位 /秒 或 字節(jié) /秒 ―帶寬”是衡量數(shù)據(jù)傳輸速率的重要技術(shù)指標(biāo)。 微瓦 /位 對(duì)電磁場(chǎng)及溫度變化等的抗干擾能力。 MTBF（ Mean Time Between Failures） …… 反映主存速度的指標(biāo) 存取時(shí)間 存儲(chǔ)周期 存儲(chǔ)器帶寬 小節(jié)： 小結(jié) 人才是培養(yǎng)出來的 第 4章 存儲(chǔ)器 – 主存儲(chǔ)器 三、 半導(dǎo)體存儲(chǔ)芯片簡(jiǎn)介 1. 半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu) （ 1） 存儲(chǔ)單元數(shù) = 編址單元數(shù) = 1024個(gè)字 （ 2）每個(gè)存儲(chǔ)單元的位數(shù)（以字來編址） = 字長(zhǎng) = 位容量 （ 3）欲訪問該芯片需要 根 地址線 數(shù)據(jù)線 存儲(chǔ)芯片規(guī)格。 含義： 適用于小容量存儲(chǔ)芯片。 特點(diǎn)： 適于大容量存儲(chǔ)芯片。 A 寫放大器 寫放大器 DIN 寫選擇 讀選擇 DOUT 讀放 位線 A 位線 A 180。 觸發(fā)器非端 1 T 4 T ~ 5 T T 6 、 行開關(guān) 7 T T 8 、 列開關(guān) 7 T T