計算機(jī)組成原理答案高教版-閱讀頁
2025-06-01 16:38本頁面
【正文】 T2 時刻完成 A→ 總線 T3 時刻完成總線 → B 解：三態(tài)門 1 受 T0＋ T1 控制，以確保 T0 時刻 D → 總線， 以及 T1 時刻總線 → 接收門 1 → A 。 2021/6/16 14 13. 什么是總線的數(shù)據(jù)傳輸率，它與哪些因素有關(guān)？ 答：總線數(shù)據(jù)傳輸率即總線帶寬，指單位時間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)，通常用每秒傳輸信息的字節(jié)數(shù)來衡量。 2021/6/16 15 假設(shè)總線的時鐘頻率為 8MHz，且一個總線時鐘周期為一個總線傳輸周期。 解： 總線的帶寬 是指單位時間內(nèi)總線上可傳輸?shù)臄?shù)據(jù)位數(shù)，通常用每秒傳送信息的字節(jié)數(shù)來衡量，單位可用字節(jié)/秒（ Bps）表示。 2021/6/16 16 在一個 32位的總線系統(tǒng)中，總線的時鐘頻率為66MHz，假設(shè)總線最短傳輸周期為 4個時鐘周期，試求總線的最大數(shù)據(jù)傳輸率。 2021/6/16 17 在異步串行傳輸系統(tǒng)中，若字符格式為： 1位起始位， 8位數(shù)據(jù)位， 1位校驗位， 2位終止位，假設(shè)要求每秒傳送 120個字符，求這時的波特率和比特率。 ? 例如， – PC總線的輸出信號為低電平時，要吸入電流，這時的負(fù)載能力即指當(dāng)它吸收電流時，仍能保持額定的邏輯低電平。 ? 由于不同的電路對總線的負(fù)載是不同的，即使同一電路板在不同的工作頻率下，總線的負(fù)載也是不同的，因此，總線負(fù)載能力的指標(biāo)不是太嚴(yán)格的。 2021/6/16 19 CPU 片內(nèi)總線，為了減輕總線負(fù)載且避免多個部件同時占用總線，總線上的部件應(yīng)具備什么特點？ 解： 在每個需要將信息送至總線的寄存器輸出端接三態(tài)門，由三態(tài)門的控制端控制什么時刻由哪個寄存器輸出。 2021/6/16 20 下列選項中的英文縮寫均為總線標(biāo)準(zhǔn)的是（ ） A： PCI、 CRT、 USB、 EISA B： ISA、 CPI、 VESA、 EISA C： ISA、 SCSI、 RAM、 MIPS D： ISA、 EISA、 PCI、 PCIExpress 2021/6/16 21 畫圖說明用異步串行傳輸方式發(fā)送 8 位二進(jìn)制數(shù)據(jù)（十六進(jìn)制表示為 95H）。 解： 異步串行傳送在起始位之后傳輸?shù)氖菙?shù)據(jù)位的最低位（ 95H 的最低位 D0=1），而且數(shù)據(jù)位的最高位（ 95H 的最高位 D7=1）傳輸之后傳輸校驗位，最后是終止位。
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1