【正文】 邏輯圖 并行輸入 左移輸入 右移輸入 移位 控制 并行輸出 異步清 0 移位時(shí)鐘 D0~D3: 并行數(shù)碼輸入端。 SR、 SL：右移、左移串行數(shù)碼輸入端。 S1S0SLD3D2D1D0Cr7 4 L S 1 9 4C PSR( b )C PQ0Q1Q2Q3表 716 74LS194功能表 圖 719 C PS0S1CrSRSLD0HLD1D2D3Q0Q1Q2Q3清 送除 數(shù)右 移 左 移 禁 止清 除( c ) 時(shí) 序 波 形 圖2. 集成移位寄存器的應(yīng)用 在數(shù)字系統(tǒng)中 ， 信息傳播通常是串行的 ， 而處理和加工則是并行的 ， 故經(jīng)常要進(jìn)行輸入輸出的串 、 并轉(zhuǎn)換 。Q4Q5Q6Q71C P7 4 L S 1 9 47 4 L S 1 9 4d3d2d1d01 d4d5d6d7amp。S1S0=11第九個(gè) CP到達(dá)后再置數(shù)進(jìn)入下一次 表 718 七位并入 — 串出狀態(tài)表 七位并入 — 串出狀態(tài)表瀏覽 2) 構(gòu)成移位型計(jì)數(shù)器 圖 722 移位型計(jì)數(shù)器一般框圖 移位型計(jì)數(shù)器的狀態(tài)變化順序必須符合移位的規(guī)律，即 111 1 1, ( 2 , .. ., )nn iiQ D Q Q i n?? ?? ? ?組合控制邏輯Q1Q2… Qnn 位移位寄存器FCP 因此移位型計(jì)數(shù)器設(shè)計(jì) 很簡單，只需要設(shè)計(jì)第一 級觸發(fā)器的輸入，即 D1=F=? 只要 D1的反饋方程確定 其后各級按移存器方式 連接即可。 ( a ) 邏 輯 圖S1S0SLD3D2D1D0Cr7 4 L S 1 9 4C PSRC PQ0Q1Q2Q3010 1 0 00 0 0 10 0 1 01 0 0 01（ b ） 循 環(huán) 移 位 11 1 1 01 0 1 10 1 1 11 1 0 1 2（ c ） 循 環(huán) 移 動(dòng) 01 0 1 00 1 0 11 1 1 10 0 0 01 1 0 00 0 1 10 1 1 01 0 0 1( d ) 四 個(gè) 無 效 循 環(huán)圖 723 四位環(huán)型計(jì)數(shù)器 輸入方程為 SR=Q3 起始狀態(tài) Q0Q1Q2Q3=1000 起始狀態(tài) Q0Q1Q2Q3=1110 電路不具有自啟動(dòng)特性 M=n=4，狀態(tài)利用率低 特點(diǎn)：電路簡單，不需譯碼 為了使環(huán)型計(jì)數(shù)器具有自啟動(dòng)特性，設(shè)計(jì)時(shí)要進(jìn)行修正。 扭環(huán)計(jì)數(shù)器的 狀態(tài)按循環(huán)碼 的規(guī)律變化，即相鄰狀態(tài) 之間僅有一位代碼不同，因而 不會產(chǎn)生競爭、冒險(xiǎn)現(xiàn)象 四位扭環(huán)計(jì)數(shù)器是邏輯圖和狀態(tài)圖 ( a ) 邏 輯 圖S1S0SLD3D2D1D0Cr7 4 L S 1 9 4C PSRC PQ0Q1Q2Q30110 0 0 0 1 0 0 0 1 1 0 0 1 1 1 00 0 0 1 0 0 1 1 0 1 1 1 1 1 1 1主( b ) 有 效 循 環(huán) 狀 態(tài) 圖0 1 0 0 1 0 1 0 1 1 0 1 0 1 1 01 0 0 1 0 0 1 0 0 1 0 1 1 0 1 1( c ) 無 效 循 環(huán) 狀 態(tài) 圖圖 725 扭環(huán)計(jì)數(shù)器 它有一個(gè)無效循環(huán)， 不能自啟動(dòng)。1C P觀察無效循環(huán)狀態(tài)有多個(gè) 1 1（ Q0Q1Q2Q3) 保持原電路基本連接不變 0 1 0 0 1 0 1 0 1 1 0 1 0 1 1 01 0 0 1 0 0 1 0 0 1 0 1 1 0 1 1( c ) 無 效 循 環(huán) 狀 態(tài) 圖修改確定置數(shù)控制邏輯 S1=Q0Q3 自啟動(dòng)電路設(shè)計(jì)靈活， 目前還沒有固定可循 的方法！ 數(shù)據(jù)端 D0D1D2D3=0111 0111 11nnD Q Q ??扭環(huán)計(jì)數(shù)器輸出波形的頻率比時(shí)鐘頻率降低了 2n倍， 所以它可以用作偶數(shù)分頻器。 S1S0SLD3D2D1D0Cr7 4 L S 1 9 4C PSRC PQ0Q1Q2Q301amp。 當(dāng)觸發(fā)器數(shù)目 為 n時(shí)，序列 循環(huán)長度為 M ① 最大循環(huán)長度序列碼， M=2n ② 最長線性序列碼 (m序列碼 )， M=2n1。 分類 序列信號發(fā)生器的設(shè)計(jì) 1. 反饋移位型序列信號發(fā)生器 組合反饋網(wǎng)絡(luò) Q0 Q1 … Q n1 n位移位寄存器 SR(SL) Z ● CP 圖 728 反饋移位型序列 信號發(fā)生器框圖 設(shè)計(jì)按以下步驟進(jìn)行： 組合反饋網(wǎng)絡(luò) Q0 Q1 … Q n1 n位移位寄存器 SR(SL) Z ● CP ① 根據(jù)給定序列信號的循環(huán) 長度 M，確定移存器位數(shù) n， 2n1＜ M≤2n ② 確定移位寄存器的 M個(gè)獨(dú) 將給定的序列碼按照移位規(guī)律每 n位一組，劃分為 M個(gè) 狀態(tài)。 用 n+1位再重復(fù)上述過程，直到劃分為 M個(gè)獨(dú)立狀態(tài)為止。 ⑤ 畫邏輯圖。 ① 確定移存器位數(shù) n。 ③ 列態(tài)序表和反饋激勵(lì)函數(shù)表，求反饋函數(shù) F的表 達(dá)式 表 720 例 77 反饋函數(shù)表 Q0 Q1 Q2 Q3 F(SL) 1 0 0 1 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 0 0 1 本例反饋函數(shù)表按左移構(gòu)建 1 1 1 0 0 1 0 0 0 1 1 1 1 00 00 11 11 0Q0Q1Q2Q3( a ) 反 饋 函 數(shù) 卡 諾 圖F ( SL)由反饋函數(shù)表作卡諾圖得： 02()LF S Q Q?? 02?作態(tài)序表 ④ 檢查自啟動(dòng)性能。 ⑤ 畫邏輯電路。amp。 2. 計(jì)數(shù)型序列碼發(fā)生器 圖 732 計(jì)數(shù)型序列碼發(fā)生器結(jié)構(gòu)框圖 設(shè)計(jì)過程分兩步： ① 根據(jù)序列碼的長度 M設(shè)計(jì)模 M計(jì)數(shù)器， 狀態(tài)自定； ② 按計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移關(guān)系和序列碼的要求設(shè)計(jì)組合 輸出網(wǎng)絡(luò)。 組合輸出網(wǎng)絡(luò) Q1 Q2 … Q n 模 M計(jì)數(shù)器 Z CP 特點(diǎn)： 設(shè)計(jì)舉例 【 例 78 】 設(shè)計(jì)一個(gè)產(chǎn)生 1101000101 序列碼的計(jì)數(shù)型 解： ① 因 M=10，可選用 74161設(shè)計(jì)一個(gè)模 10計(jì)數(shù)器， 并采用 OC置數(shù)法來實(shí)現(xiàn)，有效狀態(tài)為 0110~1111 ② 設(shè)計(jì)組合輸出網(wǎng)絡(luò)。 解： 首先用 74LS194設(shè)計(jì)一個(gè)能自啟動(dòng)的模 6 扭環(huán)計(jì)數(shù)器。 組合電路的輸出函數(shù)式為 1 0 4 7 1Z m m m m? ? ? ? Q0Q1Q2 Z1 Z2 m0 0 0 0 m4 1 0 0 m6 1 1 0 m7 1 1 1 m3 0 1 1 m1 0 0 1 1 0 1 1 0 0 1 1 0 1 1 0 表 722 例 79 真值表 Q0Q1Q2Q3S1S0D3D2D1D0111011C P （ a ） 模 6 計(jì) 數(shù) 器7 4 L S 1 9 4SRamp。amp。E1E2E31Q3C P圖 734 例 79 邏輯電路 2 4 7 3Z m m m? ? ?1 0 4 7 1Z m m m m? ? ? ?4 7 10m m m m? ? ? ?473m m m? ? ? m序列碼發(fā)生器 m序列碼也稱偽隨機(jī)序列碼， 其主要特點(diǎn)是： ① 每個(gè)周期中， “ 1”碼出現(xiàn) 2n1次，“ 0”碼出現(xiàn) 2n11 次，即 0、 1 出現(xiàn)的概率幾乎相等。 ③ 分布無規(guī)律，具有與白噪聲相似的偽隨機(jī)特性。 序列長度 M=2n1 只有一個(gè)冗余狀態(tài)即全 0 狀態(tài)， 所以稱為 最大線性 序列碼發(fā)生器。 反饋函數(shù)計(jì)算非常復(fù)雜 ， 常利用查表的方式就可以設(shè)計(jì)出 m序列碼發(fā)生器 。 若給定一個(gè)序列信號長度 M， 則根據(jù) M=2n1求出 n， 由 n查表 便可得到相應(yīng)的反饋函數(shù) F。 據(jù)此即可畫出 邏輯圖。 該電路輸出的 m序列碼為 0011101。 該電路無外部輸入信號，其 輸出取自計(jì)數(shù)器的輸出端 QDQCQBQA，是 Moore型電路。 ② 列狀態(tài)遷移表，畫狀態(tài)圖。 表 724 例 710態(tài)序表 ③ 分析功能。 【 例 711 】 試分析圖 737 所示電路。 ① 求激勵(lì)方程和輸出方程 。 由表 725可見，該電路為可 控序列碼發(fā)生器，當(dāng) X=0時(shí)， 產(chǎn)生 1001011 序列，當(dāng) X=1 時(shí) ，產(chǎn)生 1010011 序列。 ② 狀態(tài)分配根據(jù)器件的功能而定。 設(shè)計(jì)舉例： 【 例 712】 以 74LS169 為核心設(shè)計(jì)模 5 可逆加 /減計(jì)數(shù)器。 設(shè) X為加 /減控制變量， 當(dāng) X=0 時(shí)，進(jìn)行加法計(jì)數(shù)； X=1 時(shí)進(jìn)行減法計(jì)數(shù)； 選擇 74LS169 的最后五個(gè)狀態(tài)構(gòu)成模 5 可逆計(jì)數(shù)器。 ② 分析列出操作表 計(jì)計(jì)計(jì) 、 送計(jì)計(jì) 、 送QDQCQBQA0 0 0 1 1 1 1 00 00 11 11 0（ b ） 操 作 表X01 01 P T L D Zx10 01 X001 10 計(jì) ( 加 )送 ( 減 )送 ( 加 )計(jì) ( 減 )（ c ） 函 數(shù) 表QDQCQBQA1 0 1 1 1 1 1 1 功 能0作操作表及函數(shù)表 圖 738 例 712 5個(gè)有效狀態(tài)除去 1011和 1111，其余 1100、 110 1110 只進(jìn)行計(jì)數(shù)操作，如圖所示。 ④ 畫邏輯電路。 (b) LD采用 SSI門電路 A BU /DC DL DC PQAQBQCQDA0A1A2D7D6D5D4D3D2D1D0Y11X1 1 Z( a ) 采 用 M S I 實(shí) 現(xiàn)7 4 L S 1 6 918選1MUXC PPTQAC P7 4 L S 1 6 9QBQCQDA B D L DCU /Damp。 基本要求 ⑴深刻理解計(jì)數(shù)器的特點(diǎn)及使用方法； ⑵深刻理解移位寄存器的特點(diǎn)及使用方法； ⑶掌握序列信號發(fā)生器的特點(diǎn)及分析、設(shè)計(jì)方法 ⑷深刻理解 MSI同步時(shí)序電路的分析、設(shè)計(jì)特點(diǎn)。 目前理論上還沒有非常成熟的依據(jù)，關(guān)鍵是對器件 功能的深刻理解，再針對具體問題