基于fpga進(jìn)行vga控制器設(shè)置實現(xiàn)顯示器條紋顯示-閱讀頁
2025-01-31 10:44本頁面
【正文】 Scan_16b=Scan_16b + 1。 Scan_clc=39。 end if。 end if。 process(rst,div_25m,Scan_clc,data_sel,data_Vsend ) begin if rst=39。 then data_sel=00。event and div_25m=39。 then if Scan_clc =39。 then data_sel=data_sel+1。 if data_sel=11 then data_sel=00。 end if。 process(rst,div_25m,data_Vsend,data_Hsend) begin if rst=39。 then data=00000000。event and div_25m=39。 then if data_Vsend =39。 and data_Hsend =39。 then case data_sel is when 00= data=11000000。 when 10= data=00000111。 end case。 end if。 end process。UCF 管腳定義 ：NET clk LOC = PNET rst LOC = P142。NET rst IOSTANDARD = LVCMOS33。 NET data(1) LOC = P75。 NET data(3) LOC = P77。 NET data(5) LOC = P82。 NET data(7) LOC = P89。 NET Hsync LOC = P69。進(jìn)一步熟悉了FPGA涉及的過程以及方法 指導(dǎo)教師批閱意見：成績評定： 指導(dǎo)教師簽字： 年 月 日備注：注：報告內(nèi)的項目或內(nèi)容設(shè)置，可根據(jù)實際情況加以調(diào)整和補(bǔ)充。
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1