ftlcd原理ppt課件-閱讀頁
2025-01-29 03:20本頁面
【正文】 晶所產(chǎn)生的 旋轉(zhuǎn)角度一樣。 2. 因?yàn)殡妷焊?, 所以電磁干擾 (EMI)也大。 4. 可做到的頻率較低 (~75Hz) LVDS: 200cm仍能抗干擾。 RSDS: Reduce signal differential signal 0V LVDS 訊號(hào) ASIC IC IC 原來 TTL需要 64條線 現(xiàn)在 RSDS僅須八條線 , EMI也較好 Flicker 1. Subpixel 不可以一直以直流電 hold 住， 液晶會(huì)無法恢復(fù) 原狀， 彈性疲乏。 3. 訊號(hào)到後面時(shí)會(huì)衰減， 例如一下子 11階， 一下子 12階， 而造成 Flicker。 clock Clk Gen TMDSTM Performance 7 bits TX0 7 bits TX1 7 bits TX2 7 bits TX3 VS. DatatoData PanelLink? Skew Tolerance 10 bits TX2 10 bits TX0 10 bits TX1 XGA Tck = TBIT Window ClocktoData, DatatoData Skew Tolerance (LVDS) 1/3 TBIT Window PanelLink? Skew Tolerance ?DatatoData skew: 15ns 65MHz ?Datatoclock skew: Immune to any skew ?Clock is only a frequency reference ?Advanced data recovery/synchronizing circuit LVDS Skew Tolerance ?Datatodata skew: 65MHz ?Datatoclock skew: 65MHz ?Clock must be synchronous with data ?Primitive serialization and transmission scheme Conventional Panel 監(jiān)視器廠商 面板廠商 Panel + Drive IC Timing Controller (ASIC) Scaler IC 電源輸入 影像輸出 軟性電路板 薄膜液晶 監(jiān)視器外殼 訊號(hào)輸入 ADC Analog TMDS Receiver Digital OSD DCDC converter Inverter Power Supply DCDC converter Backlight 監(jiān)視器廠商 面板廠商 Panel + Drive IC Timing Controller (ASIC) Scaler IC 電源輸入 影像輸出 薄膜液晶 監(jiān)視器外殼 訊號(hào)輸入 ADC Analog TMDS Receiver Digital OSD DCDC converter Inverter Power Supply DCDC converter Backlight Smart Panel 監(jiān)視器廠商 面板廠商 Panel + Drive IC Timing Controller (ASIC) Scaler IC 電源輸入 影像輸出 薄膜液晶 監(jiān)視器外殼 訊號(hào)輸入 ADC Analog TMDS Receiver Digital OSD DCDC converter Inverter Power Supply DCDC converter Backlight Smart Integration Panel
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1