計(jì)算機(jī)組成原理課程設(shè)計(jì)報(bào)告(江蘇大學(xué)軟件工程)-閱讀頁
2025-06-22 00:54本頁面
【正文】 input wire DRce_DB, input n_reset, output reg [DATAWIDTH1:0] q)。 else if(DRce_IB) q=data_IB。 end endmodule 頂層模塊設(shè)計(jì)（自己增加的設(shè)計(jì)部分） //TR //TR 寄存器的實(shí)例化 R (DATAWIDTH) TR(.q(TR_out),.d(IB),.clk(clock),.ce(TRce),.n_reset(n_reset))。 10 // AR //AR 寄存 器的實(shí)例化 R (DATAWIDTH) AR(.q(AR_out),.d(IB),.clk(clock),.ce(ARce),.n_reset(n_reset))。 buffer (ADDRWIDTH) AR_IB(.q(IB), .d(AR_out), .oe(ARoe_IB))。 //PC PC PC(.d(IB), .q(PC_out), .n_reset(n_reset), .clk(clock), .ce(PCce), .PCinc(PCinc))。 //DR DR (DATAWIDTH) DR(.q(DR_out), .data_IB(IB), .data_DB(DB), .clk(clock), .DRce_IB(DRce_IB), .DRce_DB(DRce_DB), .n_reset(n_reset))。 buffer (DATAWIDTH) DR_IB(.q(IB), .d(DR_out), .oe(DRoe_IB))。 四、設(shè)計(jì)中遇到的問題 及解決辦法 在寫 TR,AR,IR 的實(shí)例化代碼時(shí)，沒注意是用寄存器模塊 R 實(shí)例化得到的，經(jīng)過報(bào)錯(cuò)和仔細(xì)看書后，發(fā)現(xiàn)了問題，成功改正過來了。else if(DRce_IB)q=data_IB。這一句被我寫成了 if(!n_reset)q=0。else q=data_DB。d3:uAGout = {NA[8:1],BM3_uAR0}。b00: Flag_MUX=SZOC[0]。b01: Flag_MUX=SZOC[1]。b10: Flag_MUX=SZOC[2]。b11: Flag_MUX=SZOC[3]。b0。 三、轉(zhuǎn)移指令微程序的設(shè)計(jì) A R o e , P C c eE X E C1 224。在 GRS可以看出由 0000 變成了 5678。第三階段，進(jìn)入 JC指令，因?yàn)?C=1，有進(jìn)位，所以條件滿足，執(zhí)行的是 075077000，正確。 15 第五天 為 CPU 擴(kuò)充移位指令 一、設(shè)計(jì)目標(biāo) 在前面的 CPU 的基礎(chǔ)上擴(kuò)充硬件，使其支持移位指令。 wire data_hsb。b0 。b0 。 mux(1) mux_2(.d1(d[15]),.d2(0),.d3(d[0]),.d4(CF),.q(data_hsb),.addr(IR76))。 input d15, d0, Cout。 output q。 always (*) begin case ({SL, SR}) 339。 16 339。 default:q = Cout。b00:BM4_uA={539。b0}。 CF CF(.d15(ALU_out[15]),.d0(ALU_out[0]),.Cout(Cout),.q(CF_out),.SL(SL),.SR(SR))。b0,SF,ZF,OF,Cout}))。由下一條指令可以看出結(jié)果變成了 03B0，為右移后的結(jié)果，正確。 18 第六天 為 CPU 擴(kuò)充堆棧類指令 一、設(shè)計(jì)目標(biāo) 在前面的 CPU 的基礎(chǔ)上增加堆棧，使其支持與堆棧有關(guān)的 PUSH、 POP、 CALL、 RET指令 二、硬件設(shè)計(jì) SP 模塊設(shè)計(jì) （加上適當(dāng)注釋） `timescale 1ns / 1ps module SP(q,d,clk,ce,n_reset)。 output [DATAWIDTH1:0] q。 input clk,ce,n_reset。 always (posedge clk or negedge n_reset) begin if (!n_reset) q =16 39。 //當(dāng)復(fù)位信號(hào)有效時(shí)， SP 的輸出為 03F else if (ce) //當(dāng)使能信號(hào)有效時(shí)，輸出就是輸入的內(nèi)容 q = d。 buffer (DATAWIDTH) SP_IB(.q(IB),.d(SP_out),.oe(SPoe))。 DR 中為 0004H 里的內(nèi)容 5EE2。 PUSH 指令正確。 SP 減一變?yōu)?3E。 POP 指令執(zhí)行正確。在 GRS可以看出由 0000 變成了 5555。在 GRS 可以看出由 0000 變成了 5678。 23 第七天 為 CPU 擴(kuò)充中斷系統(tǒng) 一、設(shè)計(jì)目標(biāo) 在前面 CPU 的基礎(chǔ)上增加中斷系統(tǒng)，使其支持鍵盤中斷。并加上適當(dāng)注釋） if(!n_reset or cli) IF=0。 INTC if(KR) VA_out=39。 else if(PR) VA_out=39。 頂層模塊設(shè)計(jì)（自己增加修改的設(shè) 計(jì)部分） // 第七天： IF、 INTC 的實(shí)例化 * IF IF(.clk(clock), .n_reset(n_reset), .sti(STI), .cli(CLI), .IF(IF_out))。 buffer (DATAWIDTH) VA_B(.q(DB), .d(VA_out), .oe(INTA))。中斷返回指令 RETI 的微程序設(shè)計(jì) 微地址 (H) 微指令 (H) 微指令字段 (H) 微命令 F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 03E F4080028 7 5 0 0 2 0 0 0 0 028 SPoe,Ace,ARce 028 02761029 0 0 9 3 1 2 0 1 0 029 INC,ARoe’.RD,DRce’,SV 029 D000002A 6 4 0 0 0 0 0 0 0 02A DRoe,TRce 02A 7408002B 3 5 0 0 2 0 0 0 0 02B Soe,Ace,ARce 02B 0276102C 0 0 9 3 1 2 0 1 0 02C ARoe’,RD,DRce’,INC,SV 02C C400002D 6 1 0 0 0 0 0 0 0 02D DRoe,PCce 02D 7C004000 3 7 0 0 0 0 0 4 0 000 Soe,SPce,STI 總結(jié) : 這次關(guān)于 CPU的課程設(shè)計(jì)，按照老師的計(jì)劃，每天完成一定的量，使我們能夠更加清晰的了解 CPU組成以及數(shù)據(jù)通路，并且對(duì)實(shí)例化的語句有所了解，通過自己編寫的程序使 CPU能夠?qū)崿F(xiàn)轉(zhuǎn)移、移位等功能，讓我更加加深了對(duì) CPU的各種功能的理解。另一方面，通過本次課程設(shè) 計(jì)能夠聯(lián)系之前的學(xué)習(xí)內(nèi)容，發(fā)現(xiàn)自己在理解的基礎(chǔ)上，實(shí)踐能力得到了很大的提升。 25
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1