【正文】 示 Figure The static working point display （ 1）靜態(tài)工作點的顯示 out 14. 336VM6pm osW = 44uL = 18u0A2. 609uA2. 609uA331. 9f A0V778. 5m Vv ddVP4. 037V{V2}V40AC11. 1p04. 037Vv ddM2pm osW = 20uL = 3u0A1. 027uA1. 027uA4. 905pAV D Bv inv refv ref4. 678V0v ddM 4ppanm osL = 65uW = 3u12. 28uA0A12. 28uA4. 047pAv dd4. 678Vv inV31Vac0 0AC23pF778. 5m V0M4 nm osW = 8uL = 5u1. 027uA0A1. 027uA788. 5f A5VV116. 94uA778. 5m V5. 000VOut778. 5m VM8pm osL = 40uW = 3u0A4. 024pA4. 688pA663. 8f AM3nm osW = 8uL = 5u1. 027uA0A1. 027uA788. 5f AM5pm osW = 9uL = 5u0A2. 053uA2. 053uA674. 0f AM 1ppapm osL = 3uW = 30u0A12. 28uA12. 28uA973. 0f AP A R A M E T E R S :V2 = 3. 4V778. 5m VM1pm os W = 20uL = 3u0A1. 027uA1. 027uA4. 905pAM9nm osW = 3uL = 5u4. 688pA0A4. 689pA9. 376pA0M7nm osW = 8uL = 3u2. 609uA0A2. 609uA4. 688pA 圖 靜態(tài)工作點顯示 Figure The static working point display （ 1）靜態(tài)工作點的顯示 西南大學本科畢業(yè)論文（設計） 25 out 14. 336VM6pm osW = 44uL = 18u0A2. 609uA2. 609uA331. 9f A0V778. 5m Vv ddVP4. 037V{V2}V40AC11. 1p04. 037Vv ddM2pm osW = 20uL = 3u0A1. 027uA1. 027uA4. 905pAV D Bv inv refv ref4. 678V0v ddM 4ppanm osL = 65uW = 3u12. 28uA0A12. 28uA4. 047pAv dd4. 678Vv inV31Vac0 0AC23pF778. 5m V0M4 nm osW = 8uL = 5u1. 027uA0A1. 027uA788. 5f A5VV116. 94uA778. 5m V5. 000VOut778. 5m VM8pm osL = 40uW = 3u0A4. 024pA4. 688pA663. 8f AM3nm osW = 8uL = 5u1. 027uA0A1. 027uA788. 5f AM5pm osW = 9uL = 5u0A2. 053uA2. 053uA674. 0f AM 1ppapm osL = 3uW = 30u0A12. 28uA12. 28uA973. 0f AP A R A M E T E R S :V2 = 3. 4V778. 5m VM1pm os W = 20uL = 3u0A1. 027uA1. 027uA4. 905pAM9nm osW = 3uL = 5u4. 688pA0A4. 689pA9. 376pA0M7nm osW = 8uL = 3u2. 609uA0A2. 609uA4. 688pA 圖 靜態(tài)工作點顯示 Figure The static working point display 由圖 知，該 CMOS 放大器的功耗＝ 5V A＝ W （ 2）開環(huán)幅頻、相頻特性曲線： Frequency10Hz 100Hz 10KHz 100KHz 10MHz1 VDB(OUT) 2 P(V(Out))500501001 200d150d100d50d0d2 P(V(OUT))VDB(OUT)(,(,000,) 圖 開環(huán)幅頻、相頻特性曲線 Figure The open loop frequency and amplitude, phase frequency characteristic curve 西南大學本科畢業(yè)論文（設計） 26 圖 參數(shù)掃描 Figure Parameter sweep 由圖 可知：當該 CMOS 放大器共模輸入為 V 時，開環(huán)增益為 ，單位增益帶寬為 ，相位裕度為 57176。的要求。 4) 不同共 模輸入電壓下幅頻和相頻特性的參數(shù)掃描波形顯示： 由參數(shù)掃描輸出波形曲線 — 圖 知，當共模輸入范圍為 ~ 時，滿足設計指標的要求：開環(huán)增益大于 80dB，單位增益帶寬大于 2MHz，相位裕度大于 45176。； 可以進行后續(xù)版圖設計。 [11] 集成電路的版圖定義為制造集成電路時所用的掩膜上的幾何圖形。 布局的基 本原則有： 根據(jù)連線最短及減小芯片面積的要求，在電路中處于等電位的 MOS 管要盡可能共用有源區(qū)； 盡可能將 PMOS 和 NMOS 管集中在一起； 數(shù)字電路與模擬電路要分隔開，并以保護環(huán)作為隔離環(huán)進行隔離； 布線的基本原則有： 一般連線都用鋁線實現(xiàn)，并且每一層鋁線布線滿足其最小寬度及線與線間的最小間距要求； 連線以最近連線為準則； 連線時應避免天線效應； 連線時原則上要求每相鄰層選擇平行與垂直方向間隔走線。因此在設計版圖前應熟悉相應工藝線的設計規(guī)則，避免在進行 DRC檢查時因有太多的錯誤而進行重新布局布線。 布局、布線完成后必須進行 DRC檢查，若有錯誤則必須重新進行布局、布線，直至完全符合工藝設計規(guī)則，然后再對電路原理圖的網(wǎng)表與所設計的版圖提取的網(wǎng)表進行對比，及 LVS 檢查。最后一步必須對帶有寄生參數(shù)的版圖進行仿真，以 判斷所設計的版圖的性能是否滿足設計指標要求，如不滿足則必須重新布局、布線，并重復以上步驟，直至所設計的版圖符合要求后，再進行流片。而工藝設計規(guī)則主要是在滿足所選工藝線的設計規(guī)則時，工藝廠家保證能生產(chǎn)出所需要的電路，而避免出現(xiàn)短路、斷路以及形成不了 NOS管（或多了 MOS 管）等狀況。因此，所設計的版圖的幾何圖形的寬度（或長度）必須不小于一個最小值。 [13] 最小間距是指為了避免同層圖形間由于工藝制約偏差的存在而造成短路，在同一層掩膜上，各圖形之間的間隔必須不小于某一最小間距，如：多晶硅之間的間距、鋁線之間的間距、阱與阱之間的間距、有源區(qū)之間的間距、多晶硅與有源區(qū)間的間距等。主要是指多晶硅必須延伸出有源區(qū)的最小尺寸，以防止工藝誤差可能 造成的 MOS管丟失。如： N 阱和 P＋ 注入?yún)^(qū)必須有足夠的余量環(huán)繞在晶體管外，以確保即使在出現(xiàn)制造偏差時器件部分始終在 N 阱和 P＋ 注入?yún)^(qū)里面；又如，對于連接兩層掩膜的連接孔必須保證足夠的面積以保證接觸孔位于兩層掩膜的正方形區(qū)域內(nèi)。 [14] 單元器件的繪制 —— 圖元 1） PMOS 和 NMOS 西南大學本科畢業(yè)論文（設計） 30 圖 PMOS俯視圖 Figure PMOS plan 圖 NMOS俯視圖 Figure NMOS plan 圖 和圖 中多晶硅（ Poly）形成 MOS 管的柵極。源區(qū)和漏區(qū)分別通過接觸孔（ Active contact）與第一金屬層（ Metal1）連接構成源極和漏極。柵長（ gate_width）指柵極下源區(qū)和漏區(qū)之間的溝道長度，最小值為 μ m（ 2λ）。柵指數(shù)（ gates）指柵極的個數(shù)。而 N 型擴散區(qū)必須在 N Well 圖層繪制出 Active 圖層和 N Select 圖層，再加上Active Contact 圖層與 Metal1 圖層，使金屬線與擴散區(qū)接觸。 NMOS 襯底接觸單元由 Active 圖層、 P Select 圖層、 Active Contact 圖層和 Metal1 圖層組成。 電容大小 C=絕緣層單位面積電容值絕緣層面積 西南大學本科畢業(yè)論文（設計） 33 此次設計需使用 C= 的電容，而絕緣層單位 面積電容值 =479aF/ 故絕緣層面積電容值 = 4) 互連（ Interconnect） 連線時，不同導電層之間由絕緣介質(zhì)隔離，導電層之間的互連需要通過打孔實現(xiàn)。 圖 各層互連的俯視圖 Figure Top view of the interconnect 5) 焊盤（ Pad） 電路的輸入和輸出需要通過適當?shù)膶щ娊Y構（焊盤）來實現(xiàn)與外部電路的連接，它同時用于電路的芯片測試。 圖 焊盤的俯視圖 Figure Top view of pad CMOS 放大器的版圖設計 1) 版圖設計步驟 運行 LEdit 版圖編輯工具，建立版圖文件； 在畫圖窗口內(nèi)根據(jù)幾何參數(shù)值繪制各圖元（ MOS 管、電容 等）； 西南大學本科畢業(yè)論文（設計） 34 在畫圖窗口內(nèi)根據(jù)幾何參數(shù)值調(diào)用元器件和子單元的版圖； 完成版圖布局：應盡可能與功能框圖或電路圖一致，然后根據(jù)模塊的面積大小進行調(diào)整； 在不同層內(nèi)進行元器件和子單元之間的連接； 調(diào)用 DRC程序進行設計規(guī)則檢查，修改錯誤； 調(diào)用電路提取程序提取版圖對應的元件參數(shù)和電路拓撲； 存儲版圖文件，供今后修改和重用。 ② CMOS 放大器局部放大版圖： 西南大學本科畢業(yè)論文（設計） 35 圖 局部放大版圖 Figure Local amplification layout 3) CMOS 放大器版圖設計的注意事項： 在正式用 LEdit 繪制版圖前，一定要先構思每一個管子打算怎樣安排，管子之間怎樣連接，最后的電源線、地線怎樣走。 當采用的工藝有多晶硅和多層金屬時，布線的靈活性很大。層與層之間通過接觸孔連接，在可能的情況下適當增加接觸孔數(shù)，可確保連接的可靠性。 應確保電路中各處電位相同，芯片內(nèi)部的電源線和地線應全部連通。金屬或多晶硅連線越長，電阻值越大，為防止寄生大電阻對電路性能的影響，電路中盡量不走長線。對 NMOS 管，應當充分保證其襯底接地，而 PMOS 管應當保證其襯底充分接高電平。 電路提取（ Extract） 運行 LEdit 中 Extract 命令后，可以生成版圖的電路拓撲。為了能從顯示器上直接發(fā)現(xiàn)錯誤，電路提取產(chǎn)生待檢查版圖的簡化圖。 [15] 4) LEdit 中提取的 CMOS 放大器版圖的 TSpice 文件： 圖 TSpice 文件 Figure The TSpice file 由 TSpice 文件可知， CMOS 放大器的版圖由 11 個 MOS 管和 6 個電容組成，包括6個 NMOS 管（ M M M M M11）、 5 個 PMOS 管（ M M M M M M9）、 1 個耦合電容（ C4＝ ）和外接 5 個焊盤引起的寄生電容（ C1=C2=C3=C5=C6=250fF），對照 OrCAD 中各元器件參數(shù)的設置，符合尺寸要求，可進行后續(xù)模擬。滿足 CMOS 放大器設計指標：開環(huán)增益大于 80dB、單位增益帶寬大于 2MHz 和相位裕度大于 45176。 （ 3） TSpice 仿真輸出文件圖 所示： 圖 功耗 Figure power dissipation 由輸出文件知，總功耗為 ，滿足設計指標功耗小于 100uW 的要求。滿足 CMOS 放大器西南大學本科畢業(yè)論文（設計） 39 設計指標：開 環(huán)增益大于 80dB、單位增益帶寬大于 2MHz 和相位裕度大于 45176。 （ 3）