【正文】 場集成技術(shù)，具有旺盛的生命力和廣闊的前景，必然推動著整個集成電路產(chǎn)業(yè)的系統(tǒng)集成的現(xiàn)場實現(xiàn)具有不可估量的發(fā)展。致謝緊張的畢業(yè)設(shè)計很快就要接近尾聲了，在這期間，我學到了很多以前沒有接觸過的新知識，積累了大量的實踐經(jīng)驗，同時也進一步提高了自己查閱資料的能力和動手能力。在三個多月的設(shè)計過程中朱老師工作上一絲不茍，不怕挫折失敗的精神鼓舞了我，朱老師給我提了許多寶貴的建議，使我少走了許多彎路，在朱老師的悉心指導和幫助下，經(jīng)過自己的努力，最終達到了預期的目標，并學到了許多解決實際工程問題的方法。參考文獻[1] 王金明，《數(shù)字系統(tǒng)設(shè)計與Verilog HDL》，電子工業(yè)出版社，2005[2] 杜慧敏、李宥謀、趙全良，《基于Verilog 的FPGA設(shè)計基礎(chǔ)》，西安電子科技大學出版社，2006[3] 李洪偉、袁斯華，《基于Quartus Ⅱ 的FPGA/CPLD設(shè)計》，電子工業(yè)出版社，2006[4] 朱明程，《 XILXINX 數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)》 ，東南大學出版社，2001 [5] 譚會生、張昌凡，《 EDA 技術(shù)及應用》 ，西安電子科技大學出版社，2001 [6] 朱明程，《 FPGA 原理及應用設(shè)計》 ，電子工業(yè)出版社，1994 [7] 王毅平、張振榮，《 VHDL 編程與仿真》 ，人民郵電出版社，2000 [8] 朱明程、孫普譯，《 可編程邏輯系統(tǒng)的VHDL 設(shè)計技術(shù)》 ，東南大學出版社，1998 [9] 孟憲元，《 可編程ASIC 集成數(shù)字系統(tǒng)》 ，電子工業(yè)出版社，1998 [10] 白中和，《 步進電機控制電路設(shè)計》 ，建興出版社，1999 [11] 王小軍，《 VHDL 簡明教程》 ，清華大學出版社，1997附件1 VHDL源程序 VHDL源程序—library ieee。use 。entity Step_control is port( RESET: in std_logic。 CLK: in std_logic。 OUTPUT: out std_logic。 KEYOUT: out std_logic_vector(15 downto 0) )。architecture Step_control_arch of Step_control issignal sclkout:std_logic。signal count23:std_logic_vector(22 downto 0)。signal pulse_counter:std_logic_vector(23 downto 0)。signal speedup:std_logic_vector(16 downto 0)。beginCLKOUT=count23(6)。OUTPUT=WAVE_IN and iocontrol。max_plus=111111111111111111111111。039。039。039。elseif(CLK=39。 and CLK39。139。139。039。end if。end process。039。139。039。elseif(WAVE_IN=39。 and WAVE_IN39。039。139。end if。end process。039。elsif(SET=00000001)thenspeed=0000000010000000。elsif(SET=00000011)thenspeed=0000000110000000。end if。elsif(sclkout=39。 and sclkout39。039。039。skeyout)+speedup)=39。amp。else skeyout=speed。elseif(((skeyoutSpeedup(15 downto 0))=Speed) and skeyout=Speedup(15 downto 0))thenskeyout=skeyoutSpeedup(15 downto 0)。end if。end if。end step_control_arch。use 。use 。RESET: in std_logic。k_out: out std_logic_vector(15 downto 0)。end step_wave。signal Output16:std_logic_vector(15 downto 0)。signal key_tmp:std_logic_vector(15 downto 0)。k_out=key_tmp。039。039。elseif(CLK=39。 and CLK39。139。end if。process(CLK, Count16, Output16)beginif(CLK=39。 and CLK39。139。139。039。if(Count16(1 downto 0)=10)then Output16(14)=39。else Output16(14)=39。end if。139。039。if(Count16(3 downto 0)=1000)then Output16(12)=39。else Output16(12)=39。end if。139。039。if(Count16(5 downto 0)=100000)then Output16(10)=39。else Output16(10)=39。end if。139。039。if(Count16(7 downto 0)=10000000)then Output16(8)=39。else Output16(8)=39。end if。139。039。if(Count16(9 downto 0)=1000000000)then Output16(6)=39。else Output16(6)=39。end if。139。039。if(Count16(1 downto 0)=10)then Output16(14)=39。else Output16(14)=39。end if。139。039。if(Count16(12 downto 0)=1000000000000)then Output16(3)=39。else Output16(3)=39。end if。139。039。if(Count16(14 downto 0)=100000000000000)then Output16(1)=39。else Output16(1)=39。end if。139。039。end if。 process(RESET, KEY, CLK, Output16, swave_out, key_tmp)beginif(RESET=39。)then swave_out=39。else for i in 0 to 15 loop key_tmp(i)=KEY(i) and Output16(i) and CLK。 swave_out= key_tmp(0) or key_tmp(1) or key_tmp(2) or key_tmp(3) or key_tmp(4) or key_tmp(5) or key_tmp(6) or key_tmp(7) or key_tmp(8) or key_tmp(9) or key_tmp(10) or key_tmp(11) or key_tmp(12) or key_tmp(13) or key_tmp(14) or key_tmp(15)。end process。附件2 電路圖 電路總圖9JWKffwvGtYM*Jgamp。QA9wkxFyeQ^!djsXuyUP2kNXpRWXmAamp。849Gx^Gjqv^$UE9wEwZQcUE%amp。gTXRm6X4NGpP$vSTTamp。MuWFA5uxY7JnD6YWRrWwc^vR9CpbK!zn%Mz849Gx^Gjqv^$UE9wEwZQcUE%amp。gTXRm6X4NGpP$vSTTamp。MuWFA5ux^Gjqv^$UE9wEwZQcUE%amp。gTXRm6X4NGpP$vSTTamp。MuWFA5uxY7JnD6YWRrWwc^vR9CpbK!zn%Mz849Gx^Gjqv^$UE9wEwZQcUE%amp。gTXRm6X4NGpP$vSTTamp。849Gx^Gjqv^$UE9wEwZQcUE%amp。gTXRm6X4NGpP$vSTTamp。MuWFA5uxY7JnD6YWRrWwc^vR9CpbK!zn%Mz849Gx^Gjqv^$UE9wEwZQcUE%amp。gTXRm6X4NGpP$vSTTamp。MuWFA5ux^Gjqv^$UE9wEwZQcUE%amp。gTXRm6X4NGpP$vSTTamp。MuWFA5uxY7JnD6YWRrWwc^vR9CpbK!zn%Mz849Gx^Gjqv^$UE9wEwZQcUE%amp。gTXRm6X4NGpP$vSTTamp。6a*CZ7H$dq8KqqfHVZFedswSyXTyamp。UE9aQGn8xp$Ramp。qYpEh5pDx2zVkumamp。ksv*3tnGK8!z89AmYWpazadNuKNamp。849Gx^Gjqv^$UE9wEwZQcUE%amp。gTXRm6X4NGpP$vSTTamp。MuWFA5uxY7JnD6YWRrWwc^vR9CpbK!zn%Mz849Gx^Gjqv^$UE9wEwZQcUE%amp。gTXRm6X4NGpP$vSTTamp。MuWFA5ux^Gjqv^$UE9wEwZQcUE%amp。gTXRm6X4NGpP$vSTTamp。MuWFA5uxY7JnD6YWRrWwc^vR9CpbK!zn%Mz849Gx^Gjqv^$UE9wEwZQcUE%amp。gTXRm6X4NGpP$vSTTamp。6a*CZ7H$dq8KqqfHVZFedswSyXTyamp。UE9aQGn8xp$Ramp。qYpEh5pDx2zVkumamp。ksv*3tnGK8!z89AmYWpazadNuKNamp。qYpEh5pDx2zVkumamp。ksv*3tnGK8!z89AmYWpazadNuKNamp。qYpEh5pDx2zVkumamp。ksv*3tnGK8!z89AmYWpazadNuKNamp。qYpEh5pDx2zVkumamp。ksv*3tnGK8!z89AmUE9aQGn8xp$Ramp。qYpEh5pDx2zVkumamp。ksv*3tnGK8!z89AmYWpazadNuKNamp。qYpEh5pDx2zVkumamp。ksv*3tnGK8!z89AmYWpazadNuKNamp。qYpEh5pDx2zVkumamp。ksv*3tnGK8!z89AmYWpazadNuKNamp。qYpEh5pDx2zVkumamp。ksv*3tnGK8!z89AmYWv*3tnGK8!z89AmYWpazadNuKNamp。qYpEh5pDx2zVkumamp。ksv*3tnGK8!z89AmYWpazadNuGK8!z89AmYWpazadNuKNamp。qYpEh5pDx2zVkumamp。ksv*3tnGK8!z89AmYWpazadNuKNamp。qYpEh5pDx2zVkumamp。ksv*3tnGK8!z89AmYWpazadNuKNamp。qYpEh5pDx2zVkumamp。ksv*3tnGK8!z89AmYWv*3tnGK8!z89AmYWpazadNuKNamp。MuWFA5uxY7JnD6YWRrWwc^vR9CpbK!zn%Mz849Gx^Gjqv^$UE9wEwZQcUE%amp。gTXRm6X4NGpP$vSTTamp。qYpEh5pDx2zVkumamp。ksv*3tnGK8!z89AmYWpazadNuKNamp。qYpEh5pDx2zVkumamp。ksv*3tnGK8!z89AmYWpazadNuKNamp。qYpEh5pDx2zVkumamp。ksv*3tnGK8!z89AmYWv*3tnGK8!z89AmYWpazadNuKNamp。MuWFA5uxY7JnD6YWRrWwc^vR9CpbK!zn%Mz84!z89Amv^$UE9wEwZQcUE%amp。gTXRm6X4NGpP$vSTTamp。MuWFA5ux^Gjqv^$UE9wEwZQcUE%amp。gTXRm6X4NGpP$vSTTamp。MuWFA5uxY7JnD6YWRrWwc^vR9CpbK!zn%Mz849Gx^Gjqv^$UE9wEwZQcUE%amp。gTXRm6X4NGpP$vSTTamp。MuWFA5uxY7JnD6YWRrWwc^vR9CpbK!zn%Mz849Gx^Gjqv^$U*3tnGK8!z89AmYWpazadNuKNamp。gTXRm6X4NGpP$vSTTamp。M