【正文】 tusNSRedEWYellow 4s(16,400,415) 20 哈爾濱理工大學學士學位論文 13 8 南北黃， 東西紅 statusNSYellowEWRed 4s(16,416,431) 20 * 南北紅， 東西紅 statusNSRedEWRed 20s(160,0,159) 201 其中，正常順序為 1— 8 ，時間為 112秒（計數(shù)值為 448）沒 4個計數(shù)值為 1秒，狀態(tài)“ *”則是非順序狀態(tài)。 硬件總體實現(xiàn) 信號 控制器 的硬件結(jié)構(gòu)主要包括核心處理器 DSP（ TMC320VC5509） 、 復(fù)雜 可編程邏輯器件 CPLD(XC95144)、 顯示陣列 及鍵盤、串行通訊接口 MAX3232和燈 模擬電路。 2． 時鐘 電路 為 DSP芯片提供 的 時鐘一般有兩種方法 ： 一種是利用 DSP芯片內(nèi)部的晶振 器構(gòu)成時鐘 電路， 即 在 DSP芯片的 X1和 X2/CLKIN引腳之間接 入 一 個 晶體 ，用于 啟動內(nèi)部振蕩器 。 本設(shè)計采用較為簡便的方法（內(nèi)部 的晶振 器構(gòu)成時鐘 電路 ） PC MAX232 CPLD (XC95144) DSP TMS320VC5509 鍵盤電路 存儲器 信號燈 電路 和陣列顯示電路 時鐘電路 哈爾濱理工大學學士學位論文 14 3． CPLD 復(fù)雜可編程邏輯器件 CPLD是基于 SRAM(EPROM)實時編程技術(shù)、通過利用 SRAM構(gòu)成查找表 (Look Up Table簡寫為 LUT)來實現(xiàn)數(shù)字邏 輯功能的大規(guī)模集成可編程邏輯器件。 4． 串行通訊接口 信號 控制器 的各種參數(shù)可由 PC機設(shè)定，并通過串口下載到 DSP中。 5．陣列顯示及鍵盤電路 為了在無 PC機的情況下，仍能實現(xiàn)信號控制器的現(xiàn)場配時， 即交通警察可以根據(jù)路口狀態(tài)改變信號燈的變換。 6．非易失存儲器 為使用戶所設(shè)定的配時信息掉電后不丟失，這里采用非易失存儲器AM29LV800[3]存儲信號 控制器 的各種參數(shù)。 本章小結(jié) 本章主要是基于 DSP的交通等控制系統(tǒng)的總體方案設(shè)計。 哈爾濱理工大學學士學位論文 15 第 4章 硬件部分的設(shè)計 本設(shè)計的硬件 主要由 DSP和 CPLD組成 ,其它各模塊由兩者共同控制鍵盤作為輸入，液晶屏及燈板作為輸出。 2．通訊模塊 由于對設(shè)定參數(shù)無特殊要求，這里采用了比較常用的串口進行通訊。 3．處理系統(tǒng) CPU采用 TM320VC5509 作為芯片控制元件，地址分配及 邏輯 時序由 CPLD提供。 開關(guān)電源 電源和復(fù)位模塊TPS73HD301 MAX708SCUA 中央處理器 DSP： TMS320VC5509 CPLD： XC95144 鍵盤及陣列顯示器模塊 存儲器模塊為能記憶配置信息，采用非易失EPROM： AM29LV800 時鐘模塊由內(nèi)部時鐘提供基準時間 PC 機 通訊模塊RS232 接口 輸出燈模塊 CPLD 輸出，接入交通燈 哈爾濱理工大學學士學位論文 16 5．鍵盤及 陣 列 顯示模塊 提供人機接口，方便車輛 了解狀態(tài)時間，以及給交警控制路口狀態(tài)的按鍵接口。 7．時鐘模塊 由內(nèi)置晶振 構(gòu)成的時鐘電路為系統(tǒng)提供時間基準。上電復(fù)位電路的作用是保證上電可靠，并在用戶需要時實現(xiàn)手工復(fù)位。 R11 0kR24 0kK1S W P BR310/ M R1V C C2GND3P F I4/ P F O5NC6/ R E S E T7R E S E T8U1M A X 7 08 S C U AC 1 10 .1 u F5V 3 .3 VD S P R S TI N T 圖 32 復(fù)位電路 圖中 DSPRET 為 DSP 復(fù)位信號， INT 為 DSP 低電壓報警信號，當 PFI 引腳電壓低于 時，復(fù)位電路將向 DSP 發(fā)出低電壓中斷信號。 本設(shè)計所用的電源主要有 和 V 哈爾濱理工大學學士學位論文 17 兩種電平，我們可以采用一個 TPS73HD301[3]來實現(xiàn)。另一種方法是使用外部時鐘源的時鐘信號，即將外部時鐘源加到 DSP 芯片的 X2/CLKIN 引腳， 而 X1 引腳懸空。 因此 本系統(tǒng)采用 前 一種方法，即使用 內(nèi) 部 晶振 器構(gòu)成時鐘 電路 ，其連接方式如圖 34 所示： C11 2 PC21 2 PY12 0 MX1X2 圖 34 使用外部時鐘源 為了實現(xiàn) DSP 系統(tǒng)實時處理信號的效果，希望系統(tǒng)頻率越快越好。 PLL 鎖定模式的時鐘具體設(shè)計請參考第五章第二節(jié)。 JTAG 接口的連接方法如圖 35 所示： 1 23 45 67 89 1011 1213 14J T A GH E A D E R 7 X 2T M ST D IT D OT C KE M U 0R12 0kR22 0k3 .3 VE M U 1T R S T 圖 35 JTAG接口的連接方法 DSP與外圍電路的連接 DSP 作為主要芯片對系統(tǒng)進行控制，但需要一些外圍電路作為補充如上面所描述的時鐘電路、電源電路、 JTAG 電路 ，此外為了使系統(tǒng)功能更加強大還要外加輔助存儲器等等。這一基于EEPROM 的器件能夠提供組合和傳輸延遲在 15 ns 以內(nèi)，它的輸入寄存器建立時間非常短，而且能夠提供多個系統(tǒng)時鐘，具有可編程的速度／功率控制。按照邏輯 哈爾濱理工大學學士學位論文 19 系統(tǒng)所需的邏輯控制信號數(shù)目的分析，調(diào)試硬件時更改邏輯控制信號。 本設(shè)計中 CPLD 主要完成的功能有：對非易失存儲器 Flash 的控制、顯示陣列和信號燈模擬電路的控制，此外 還 和配合 MAX232 實現(xiàn) DSP 與 PC 機之間的通訊 [12]。 DSP與 CPLD 之間的連接 本設(shè)計的主體部分是由 DSP 和 CPLD 組成， DSP 主要完成對系統(tǒng)的控制，而 CPLD 則是配合 DSP 完成對外圍設(shè)備的選擇以及邏輯轉(zhuǎn)換等等，他們共同組成本系 統(tǒng)的核心。 哈爾濱理工大學學士學位論文 20 圖 36 DSP的外圍電路 C1 12PC2 12PY1 20MX1X2VSS1PU2DP3DN4USBVDD5GPIO76VSS7DVDD8GPIO29GPIO110VSS11GPIO012XI14CLKOUT15C016C117CVDD18C219C320C421C522C623DVDD24C725C826C927C1128CVDD29RVDD30C1431C1232VSS33C1034C1335VSS36CLKIN13VSS37A1338A1239A1140CVDD41A1042A943A844VSS45A746A647A548DVDD49A450A351A252RVDD53A154A055DVDD56D057D158D259VSS60D361D462D563VSS64D665D766D867CVDD68D969D1070D1171DVDD72VSS73D1274D1375D1476D1577CVDD78EMU079EMU180TDO81TDI82CVDD83TRST84TCK85TMS86RVDD87DVDD88SDA89SCL90RST91VSS92INT093INT194CVDD95INT296INT397DVDD98INT499VSS100XF101VSS102ADVSS103ADVDD104AIN0105AIN1106AVDD107AVSS108RDVDD109RCVDD110RTINX2111RTINX1112VSS113VSS114VSS115S23116S25117CVDD118S24119S21120S22121VSS122S20123S13124S15125DVDD126S14127S11128S12129S10130DX0131CVDD132PSX0133CLKX0134DR0135ESR0136CLKR0137VSS138DVDD139TOUT0140GPIO6141GPIO4142GPIO3143VSS144JP1VC5509BE0BE1SDCASCLKEMNSDWESDRASSDA10D12D13D14D15GND GND GND GND GND1.6V1.6V1.6V3.3VPU DP DN USBVDDGPIO7GPIO1GPIO2GPIO0X1X2 CLKOUTAREAOE AWEARDYCE0CE1CE2CE33.3VGNDGNDGNDGNDA0A1A2A3A4A5A6A7A8A9A10A11A12A13D0D1D2D3D4D5D6D7D8D9D10D11GNDGNDGNDGND 3.3V3.3V1.6V1.6V1.6VADGND ADVDD ADIN1ADIN0ADVDD ADGNDXF INT0INT1INT2INT3INT4DSPRSTSCLSDATMSTCKTRST1.6VTDLTDOEMU0EMU1GNDGNDGNDGNDGNDGNDGPIO3GPIO4GPIO6TOUTCLKRX0FSRX0DR0DX0S10S11S12S13S14S15S20S21S22S23S24S25L1 RES1C5 104GNDR1 10kR2 40kK1SWPBR3 10/MR1VCC2GND3PFI4/PFO5NC6/RESET7RESET8U1 MAX708SCUAC110.1uF5V3.3VDSPRSTR1110KR1210KR131