【正文】 圖 42計時模塊 仿真圖 JSQ CLR 低電平有效，當 CLR 為高電平時，電路不工作。如沒人搶答，時間到后發(fā)出提示音。 輸入： QA 個位， QB 十位，輸出： TA 個位， TB 十位。當預置數(shù)控制信號 LDN=1 可通過 TA 來調(diào)整 QA， TA 來一次高電平，則 QA 的數(shù)值就加 1；用 TB 來調(diào)整 QB，通過這兩個調(diào)整信號可調(diào)整參賽者答課程設計說明書 9 題所需要的時間。通過分析，仿真完全符合預期所要達到的結(jié)果。此模塊和搶答鑒別模塊、計時模塊、蜂鳴器相連，用以實現(xiàn)其功能 。 如仿真圖所示，當 CHOS=0001 即 A 組搶答時，蜂鳴器 SPEAK=1 進行 23秒的鳴叫，通過分析 ，仿真完全符合預期所要達到的結(jié)果。 SAVE=39。 ELSIF CLK39。139。139。 WHEN 0100 = SAVE=39。N=N+1。139。 WHEN 0001 = SAVE=39。N=N+1。 END CASE。039。 END IF。 圖 43 報警模塊 仿真圖 BELL 課程設計說明書 10 譯碼顯示模塊的設計與實現(xiàn) 譯碼器的設計主要任務是顯示組別和時間的工作狀態(tài)，其主要原理是四位二進制 BCD 編碼轉(zhuǎn)換成七段二進制數(shù)字輸出在數(shù)碼管上，使觀眾能夠更直觀的看到比賽進程。譯碼器的輸入是由 16 進制數(shù)顯示的。 VHDL 部分源程序如下： CASE AIN4 IS WHEN 0000=DOUT7=1000000。 1 WHEN 0010=DOUT7=0100100。 3 WHEN 0100=DOUT7=0110000。 5 WHEN 0110=DOUT7=0000010。 7 WHEN 1000=DOUT7=0000000。 9 WHEN OTHERS=DOUT7=1111111。因此為了減少譯碼顯示的麻煩，一般是將一個大的進制數(shù)分解成數(shù)個十進制以內(nèi)的時制數(shù)，計數(shù)器串級連接。 VHDL 部分源程序如下： IF (ADD39。139。139。 POINTS_A1:=0000。 POINTS_B1:=0000。 POINTS_C1:=0000。 POINTS_D1:=0000。 IF POINTS_A2=1001 THEN POINTS_A2:=0000。139。 ELSE POINTS_A1:=POINTS_A1+39。 END IF。 IF POINTS_B2=1001 THEN POINTS_B2:=0000。139。 ELSE POINTS_B1:=POINTS_B1+39。 END IF。 IF POINTS_C2=1001 THEN POINTS_C2:=0000。139。 ELSE POINTS_C1:=POINTS_C1+39。 END IF。 IF POINTS_D2=1001 THEN POINTS_D2:=0000。139。 ELSE POINTS_D1:=POINTS_D1+39。 END IF。 END IF。 AA1=POINTS_A1。 BB2=POINTS_B2。 BB0=0000。 CC1=POINTS_C1。 DD2=POINTS_D2。 DD0=0000。 課程設計說明書 14 5 硬件調(diào)試 總 模塊 仿真結(jié)果 在 quartus II 上 對總的源程序 進行仿真如下圖所示 : 圖 51 總 模塊 仿真結(jié)果圖 引腳鎖定 進行引腳鎖定如下圖所示： 圖 52 引腳鎖定圖 程序下載 引腳鎖定完以 后，就可以進行程序下載了， 程序 下載完就可以進行硬件仿真，仿真結(jié)果如下： 當按下 RET 時，按下一個開關(guān)確定是幾組搶答成功，搶答成功后，蜂鳴器報警，此時主持人可以按下倒計時開關(guān)，倒計時時間到后，蜂鳴器會報警， 如果提前回答完畢，可以按下 STOP 開關(guān)，停止倒計時。本搶答器能夠準確判斷出第一位搶答者，并且通過數(shù)顯、蜂鳴這些途徑能讓人們很容易得知誰是搶答成功者。 設計制作過程中遇到的問題及解決方案： 1. VHDL 語法使用不規(guī)范： 當我們編寫軟件程序的時，遇到了編譯錯誤。最后經(jīng)過翻閱 EDA 課本，熟悉相關(guān)語法后將其改正。但是當我們編寫好程序后，一經(jīng)編譯就會出現(xiàn)工程與器件無法適配的問題。最終我們 在總設計中 去掉了計分功能，從而適配成功。細致查看了錯誤提示，發(fā)現(xiàn)是個別管腳未鎖定的原因。 本設計有以下幾個可以改進的地方： ，可以使用引腳更多的 CPLD 芯片，即使用更多的數(shù)碼管來實時顯示每個搶答選手的得分情況。 通過適當添加幾種語音芯片，就可以讓蜂鳴器在不同的情況下發(fā)出美妙的聲響，能為比賽增添不少樂趣。 在這次設計中，我花了不少的時間，其中有苦也有淚。 因為一個人的能力畢竟有限，在設計方面難免會出現(xiàn)這樣那樣的錯誤，但正是這些錯誤促進了我的進步。在這次課程設計中，我真正體會到了知識的重要性。 最后，在設計的過程中我進一步養(yǎng)成了軟件設計的方法，完成一個項目的的程序，進一步了解了設計的步驟，進一步加深了對 EDA 這門課的理解，增強了以后學習的興趣，為以后的 工作積累了一定的經(jīng)驗。 use 。 entity qd is port(rst,clk,s,stop:in std_logic。 states:buffer std_logic_vector(3 downto 0)。 ta,tb:buffer std_logic_vector(3 downto 0)。 end qd。 signal co:std_logic。039。039。 elsif clk39。139。139。139。139。139。139。139。 if (s1=39。 or st(1)=39。)and not( st(0)=39。 or st(2)=39。 or st(3)=39。 ) then st(1)=39。 end if 。139。139。139。139。139。139。 if (s3=39。 or st(3)=39。)and not( st(0)=39。 or st(1)=39。 or st(2)=39。 ) then st(3)=39。 end if 。 end if 。 q2:process(states(0),states(1),states(2),states(3)) begin 課程設計說明書 19 if (st=0000) then states=0000。 elsif (st=0010) then states=0010。 elsif (st=1000) then states=0100。 end process q2。039。139。 elsif clk39。139。039。139。co=39。 else ta=ta1。 end if。 end process q3。039。139。 elsif co39。139。139。 else tb=tb1。 end if。 end process q4。139。039。 end process q5。