【正文】 微控制器，具有8K 在系統(tǒng)可編程 Flash 存儲器。片上 Flash 允許程序存儲器在系統(tǒng)可編程，亦適于常規(guī)編程器。 AT89S52 具有以下標準功能： 8k 字節(jié) Flash， 256 字節(jié) RAM，32 位 I/O 口 線 ，看 門 狗 定 時 器 ， 2 個 數(shù) 據(jù) 指 針 ，三 個 16 位定時器 /計 數(shù) 器 ， 一 個 6 向量 2 級中斷結(jié)構(gòu)，全雙工串行口，片內(nèi)晶振及時鐘電路?？臻e模式下， CPU 停 止 工 作 ，允許 RAM、定時器 /計 數(shù) 器 、 串 口 、 中 斷 繼 續(xù) 工 作 。 主要特性 與 MCS51單片機產(chǎn)品兼容 8K 字節(jié)可在系統(tǒng)中編程 Flash 存儲器 1000 次擦寫周期 靜態(tài)操作 0Hz～ 33 H z 三 級 加 密 程 序 存 儲 器 32 個 可 編 程 I/O 線口 3 個 16 位 定 時 器 /計數(shù)器 掉 電 中 斷 可 喚 醒 雙 數(shù) 據(jù) 指 針 看 門 狗 定 時 器 掉 電 標 識 符 全雙工 UART 串行通道 八 個 中 斷 源 低 功 率 空 閑 和 掉 電 模 式 引腳說明 圖 VCC： 電 源 電 壓 輸 入 端 GND： 電 源 地 。當 P1 口的管腳第一次寫 1 時，被定義為 高 阻 輸 入 。在 FIASH 編程時， P0 口作為原碼輸入口，當 FIASH 進行校驗時， P0 輸出原碼，此時P0 外部必須被拉 P1 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。在 FLASH 編程和校驗時， P1 口作為第八位地址接收。 并因 此 作 為 輸 入 時 ， P2 口 的 管 腳 被 外 部 拉 低 ， 將 輸 出 電流 。 P2 口 當 用 于 外 部 程 序 存儲器或 16 位地址外部數(shù)據(jù)存儲器進行存取時， P2 口輸出地 址 的 高 八 位 。 P2口在 FLASH 編程和校驗時接 收 高 八 位 地 址 信 號 和 控 制 信 號 。當 P3 口寫入“ 1”后，它 們 被 內(nèi) 部 上 拉 為 高 電 平 ， 并 用 作 輸 入 。 P3 口除了作為普通 I/O 口，還有第二功能： RXD（ 串 行 輸 入 口 ） TXD（ 串 行 輸 出 口 ） /INT0（ 外 部 中 斷 0） /INT1（ 外 部 中 斷 1） T0（ T0 定 時 器 的 外 部 計 數(shù) 輸 入 ） T1（ T1 定 時 器 的 外 部 計 數(shù) 輸 入 ） /WR（ 外 部 數(shù) 據(jù) 存 儲 器 的 寫 選 通 ） /RD（ 外 部 數(shù) 據(jù) 存 儲 器 的 讀 選 通 ） I/O 口 作 為 輸 入 口 時 有 兩 種 工 作 方 式 ， 即 所 謂 的 讀 端口 與 讀 引 腳 。 只 有 讀 端 口 時 才 真 正 地 把 外 部的數(shù)據(jù)讀入到內(nèi)部總線。除了 P1 口外 P0、 P P3 口都還有其 他 的 功 能 。 當 振 蕩 器 復(fù) 位 器 件時 ， 要 保 持 RST 腳兩個機器周期的高電平時間。 當 訪 問外 部 存 儲 器 時 ， 地 址 鎖 存 允 許 的 輸 出 電 平 用 于 鎖 存 地 址 的 低 位 字 節(jié) 。 在 平 時 ， ALE 端以 不變的頻率周期輸出正脈沖信號，此 頻 率 為 振 蕩 器 頻 率 的 1/6。 然 而 要 注 意 的 是 ： 每 當 用 作 外 部 數(shù)據(jù)存儲器時，將跳過一個 ALE 脈沖。此時， ALE 只有在執(zhí)行 MOVX，MOVC 指令是 ALE 才起作用。如果 微 處 理 器 在 外 部 執(zhí) 行 狀 態(tài) ALE 禁止，置位無效。 在由 外 部 程 序 存 儲 器 取 指 期 間 ， 每 個 機 器 周 期 兩 次 /PSEN 有效 。 EA/VPP： 外 部 程 序 存 儲 器 訪 問 允 許 。注意加密方式 1 時， /EA 將內(nèi)部鎖定為 RESET；當 /EA 端保持高電平時，此間內(nèi)部程序存儲器。 XTAL XTAL2:片 內(nèi) 振 蕩 器 反 相 放 大 器 和 時 鐘 發(fā) 生 器 的輸 入 、 輸 出 端 。利用它可直接輸入 8 個單端的模擬信號分時進行 A/D 轉(zhuǎn)換，在多點巡回檢測和過程控制、運動控制中應(yīng)用 十 分 廣 泛 。 初 始 化 時 ， 使 S T 和 OE 信 號 全 為 低 電 平 。 在 S T 端 給 出 一 個 至 少 有 1 00 ns 寬 的 正 脈 沖 信 號 。 當 E OC 變 為 高 電 平 時 ，這 時 給 OE 為 高 電 平 ，轉(zhuǎn) 換 的數(shù) 據(jù) 就 輸 出 給 單 片 機 了 。 （ 2） D7～ D0—— A/D 轉(zhuǎn)換后的數(shù)據(jù)輸出端，為三態(tài)可控輸出，故可直接和微處理器數(shù)據(jù)線連接。 （ 3） ADDA、 ADDB、 ADDC—— 模擬通道選擇地址信號， ADDA 為低位， ADDC 為高位。 （ 4） VR(+)、 VR()—— 正、負參考電壓輸入端，用于提供片內(nèi) DAC電阻網(wǎng)絡(luò)的基準電壓。 （ 5） ALE—— 地址鎖存允許信號，高電平有效。在使用時，該信號常和 START 信號連在一起，以便同時鎖存通道地址和啟動 A/D 轉(zhuǎn)換。加于該端的脈沖的上升沿使逐次逼近寄存器清零，下降沿開始 A/D 轉(zhuǎn)換。 （ 7） EOC—— 轉(zhuǎn)換結(jié)束信號，高電平有效。該信號可作為被 CPU 查詢的狀態(tài)信號，也可作為對 CPU 的中斷請求信號。 （ 8） OE—— 輸出允許信號，高電平有效。在中斷工作方式下，該信號 往往是 CPU 發(fā)出的中斷請求響應(yīng)信號。 其次，通過兩個電容分別對音頻中得高頻成分進行濾波以及對直流成分進行隔直。因為從電容式麥克風輸出的信號幅度很小，大概幾毫伏至幾十毫伏左右，因此要對該信號進行放大，放大倍數(shù)選擇在 1000 倍左右，才能滿足 A/D 轉(zhuǎn)換器的需要，由此選擇兩級放大電路，第一級放大倍數(shù)設(shè)置在 1~454 倍之間，第二級放大倍數(shù)設(shè)置在1~10 倍之間。 最后，由于音頻信號在電信號中表現(xiàn)為多個正弦波疊加而成，而A/D 轉(zhuǎn)換器轉(zhuǎn)換的電壓范圍在 0~5v，所以選擇采用二極管包絡(luò)檢波器對這些正弦波進行整流后再進行 A/D 轉(zhuǎn)換。 電路仿真 XFG1R14 .7 k ΩC11 181。 FD11 B H 6 2D21 B H 6 2D31 B H 6 2R52 .2 k ΩC41 0 181。 圖 為二級放大電仿真路波形圖。 綜合分析仿真電路的效果，可以確定出模擬電路部分 的 原 理 圖 ， 如 下 圖 4 .4 12345678RST91011121314151617XTAL218XTAL119VSS202122232425262728PSEN29ALE30EA/VPP313233343536373839VCC40U1P89C51X2BNIN31IN42IN53IN64IN75START6EOC7D38OE9CLK10VCC11REF+12GND13D114D215REF16D017D418D519D620D721ALE22ADD C23ADD B24ADD A25IN026IN127IN228U2ADC0809N1KR12Res11KR13Res11KR14Res11KR15Res11KR16Res11KR17Res11KR18Res11KR19Res1100pFC3Cap100pFC5CapL3LED0L4LED0L5LED0L6LED0L7LED0L8LED0L9LED0L10LED0ALESTOEEOCIN0GNDSTVCCD0D1D2D3D4D5D6D7D0D1D2D3D4D5D6D7GNDVCC123456789PR9Header 9VCC12YXTALGNDVCCALERSTRSTGNDP00P01P02P03P04P05P06P07P00P01P02P03P04P05P06P07GNDSTOEEOCP15P16P17CRT1KRST1Res1SS1SWPBVCCGND1234567