【正文】 但傳送距離較并行口更長(zhǎng)，長(zhǎng)距離的通信要使用串行口。 目前，計(jì)算機(jī)中的并行接口主要用于打印機(jī)端口，接口使用的是 25針 D 形接頭。 標(biāo)準(zhǔn)的并行口有 4 位、 8位、半 8 位 :4 位口一次只能輸入 4位數(shù)據(jù)，但可以輸出 8位數(shù)據(jù)； 8 位口的可以一次輸入和輸出 8位數(shù)據(jù)；半 8位也可以。 2） EIDE 接口 EIDE 接口較 IDE 接口有了很大改進(jìn)，是目前最流行的接口。 這種方式的結(jié)構(gòu)簡(jiǎn)單，只需少量的硬件電路便可實(shí)現(xiàn)，但不足在于 CPU 的速度高于外設(shè)， CPU 通常處于等待狀態(tài)， 工作效率也就很低。 3） DMA（直接存儲(chǔ)器存?。﹤魉头绞? DMA 不是用軟件而是采用一個(gè)專門的控制器來(lái)控制內(nèi)存與外設(shè)之間的數(shù)據(jù)交流，不需要 CPU 介入，提高 CPU 的工作效率。 1969 年， EIA（美國(guó)電子工業(yè)協(xié)會(huì)）將 RS232 定為串行通信接口的電氣標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)定義了數(shù)據(jù)終端設(shè)備（ DTE)和數(shù)據(jù)通信設(shè)備（ DCE）將按位串行傳輸?shù)慕涌谛畔ⅲ侠淼陌才帕私涌诘碾姎庑盘?hào)和機(jī)械要求，適合于數(shù)據(jù)傳輸速率在 020200bit/s 范圍內(nèi)的通信。 EIA（美國(guó)電子工業(yè)協(xié)會(huì)）還制定了 RS232 與 RS485 標(biāo)準(zhǔn)。 RS422 定義了一種平衡通信接口，將傳輸速率提升到10Mbit/s, 傳輸距離延長(zhǎng)到 4000 英尺（速率低于 100kbit/s） ,并允許在一天平衡總線上連接最多 10各連接器。為擴(kuò)展應(yīng)用范圍， EIA 又于 1983年在 RS433基礎(chǔ)上制定了 RS485 標(biāo)準(zhǔn)，增強(qiáng)了多點(diǎn)、雙向通信能力，即允許多個(gè)收發(fā)器連到同一條總線上，同時(shí)增強(qiáng)了發(fā)送器的驅(qū)動(dòng)能力和沖突保護(hù)特性，擴(kuò)展了總線共模范圍，命名為 RS485 標(biāo)準(zhǔn)。 5 表 21 RS232， RS422與 RS485的電氣參數(shù) 規(guī)定 RS232 RS422 RS485 工作方式 單端 差分 差分 節(jié)點(diǎn)數(shù) 1收 1發(fā) 1 發(fā) 10 收 1 法 32 收 最大傳輸電纜長(zhǎng)度 50英尺 400 英尺 400 英尺 最大傳輸速率 20kbit/s 10Mbit/s 10Mbit/s 最大驅(qū)動(dòng)輸出電壓 +/25V ~+6V 7V~+12V 驅(qū)動(dòng)器輸出信號(hào)電平（附在最小值） +/5V~+/15V +/ +/ 驅(qū)動(dòng)器輸出信號(hào)電平（空載最大值） +/25V +/6V +/6V 驅(qū)動(dòng)器負(fù)載阻抗 3~7 千歐姆 100 歐姆 54 歐姆 擺率（最大值） 30V/us N/A N/A 接收器輸入電壓范圍 +/15V 10V~+10V 7V~+12V 接收器輸入門限 +/3V +/200mV +/200mV 接收器輸入電阻 3~7 千歐姆 4 千歐姆 (最小 ) 〉 =12 千歐姆 驅(qū)動(dòng)器共模電壓 3V~+3V 1V~+3V 接收器共模電壓 7V~+7V 7V~+12V 雖然 RS232， RS422 與 RS485 標(biāo)準(zhǔn)對(duì)電器特性做出了規(guī)范，但是沒(méi)有規(guī)定連接插件、電纜或協(xié)議，所以在此基礎(chǔ)上用戶可以建成自己的高層通信協(xié)議。 RS232 是目前 PC 機(jī)與通信工業(yè)中應(yīng)用最廣泛的一種串行接口。通常使用 9 根就可以實(shí)現(xiàn) RS232通信。 2． DTR 信號(hào)線 DTR（ Data Terminal Ready）以四位數(shù)據(jù)終端就緒，狀態(tài)為有效時(shí)，數(shù)據(jù)終端可以使用。用于控制 Modem 是否有效，通知終端開始發(fā)送數(shù)據(jù)。當(dāng) Modem 已經(jīng)準(zhǔn)備好接收終端發(fā)送過(guò)來(lái)的數(shù)據(jù)時(shí)，使該信號(hào)有效，通知終端開始發(fā) 送數(shù)據(jù)。 6． RI 信號(hào)線 RI(Ringing) 表示振鈴指示，但本地 Modem 受到交換臺(tái)發(fā)送的振鈴呼叫信號(hào)時(shí)，使該信號(hào)有效，通知終端已被呼叫。 信號(hào)線 RxD (Received Data)是接收數(shù)據(jù)，終端通過(guò)此信號(hào)從 Modem 接收數(shù)據(jù)。 常見的 RS232 串行口連接器主要有兩種，一種是 25 針的 DB25,另一種是9針的 DB9,其示意圖如圖 ， DB9主要用于上述的 9根信號(hào)線連接的方法， DB25 可以連接所有的 RS232 標(biāo)準(zhǔn)定義的信號(hào)線。 7 表 22 DB9 與 DB9 針號(hào)信號(hào)線連接對(duì)應(yīng)表 9針串口連接器 DB9 25 針串口連接器 DB25 針號(hào) 功能 縮寫 針號(hào) 功能 縮寫 1 數(shù)據(jù)載波檢測(cè) DCD 8 數(shù)據(jù)載波檢測(cè) DCD 2 接收數(shù)據(jù) RXD 3 接收數(shù)據(jù) RXD 3 發(fā)送數(shù)據(jù) TXD 2 發(fā)送數(shù)據(jù) TXD 4 數(shù)據(jù)終端準(zhǔn)備 DTR 20 數(shù)據(jù)終端準(zhǔn)備 DTR 5 信號(hào)線 GND 7 信號(hào)線 GND 6 數(shù)據(jù)設(shè)備準(zhǔn)備好 DSR 6 數(shù)據(jù)設(shè)備準(zhǔn)備好 DSR 7 請(qǐng)求發(fā)送 RTS 4 請(qǐng)求發(fā)送 RTS 8 清除發(fā)送 CTS 5 清除發(fā)送 CTS 圖 RS232 串行口連接器示意圖 最為簡(jiǎn)單常用的 RS232 連接方法是三線連接法，即地、接收數(shù)據(jù)和發(fā)送數(shù)據(jù)三角相連。 表 23 DB25, DB9三線連接法 DB9 DB9 DB25 DB25 DB25DB9 2 3 3 2 2 2 3 2 2 3 3 3 5 5 7 7 5 7 由于 RS232 電氣特定的電平不符合通常電路中所使用的 TTL 或者 CMOS 點(diǎn)評(píng)，所以在接入電路之前需要對(duì)其進(jìn)行轉(zhuǎn)換。 MAX232 可以將串口設(shè)備需要發(fā)送的 TTL/CMOS 邏輯電平轉(zhuǎn)換為 RS232 邏輯電平，同時(shí)也可以見要接收的RS232 電平轉(zhuǎn)換為 TTL/CMOS 邏輯電平，下圖 MAX232 的頂層圖。 ． RS232通信時(shí)序和 UART 在串行通信中，用“波特率”來(lái)描述數(shù)據(jù)的傳輸速率。有時(shí)也用“位周期”來(lái)表示傳輸速率，位周期是波特率的倒數(shù)。如 9600bit/s，其意義是每秒鐘傳送 9600 位數(shù)據(jù)，包含字符位和其他的必要位，如奇偶校驗(yàn)位、起始位、停止位。通信線上所傳輸?shù)淖址麛?shù) 據(jù)（代碼）都是逐位傳送的， 1個(gè)字符由若干位組成，因此每秒種所傳輸?shù)淖址麛?shù)（字符速率）波特率是兩種概念。 在串行通信中，除了可以設(shè)置波特率外，其他的如字符數(shù)據(jù)的位數(shù)、奇偶校驗(yàn)位、停止位也可以被設(shè)置。 串行通信的時(shí)序，串行總線在空閑時(shí)保持邏輯“ 1”狀態(tài)（即串行連接線上的電平為 3~15V），當(dāng)需要傳送一個(gè)字符時(shí)，首先會(huì)發(fā)送一個(gè)邏輯“ 0”的起始位，表示開始發(fā)送數(shù)據(jù)；之后，就逐個(gè)發(fā)送數(shù)據(jù)位、奇偶校驗(yàn)位和停止位（邏輯為“ 1”）。 圖 RS232串行口通信時(shí)序圖 對(duì)于一個(gè)設(shè)備的處理器來(lái)說(shuō)，要接收和發(fā)送串行通信的數(shù)據(jù)，還需要一個(gè)期間將串行口的數(shù)據(jù)轉(zhuǎn)換為并行口數(shù)據(jù)以便于處理器進(jìn)行處理，這個(gè)器件就是UART ( Universial Asynchronous Receiver/Transmitter)全稱是通用異步收發(fā)器，其功能是輔助處理器與外部設(shè)備之間的通信。 將計(jì)算機(jī)外部傳送來(lái)的串行數(shù)據(jù)轉(zhuǎn)換成字節(jié)，供計(jì)算機(jī)內(nèi)部使用并行數(shù)據(jù)的器件使用。 在輸出數(shù)據(jù)流中加入啟停標(biāo)記，并從接收數(shù)據(jù)流中刪除啟停標(biāo)記。 10 . 串行通信實(shí)現(xiàn)方案 實(shí)現(xiàn)串行通信主要需要完成三部分工作： （ 1） 將串口電壓轉(zhuǎn)換成設(shè)備電路板的工作電壓，即實(shí)現(xiàn) RS232 電平和TTL/CMOS 電平的轉(zhuǎn)換。 （ 3）接收并行數(shù)據(jù)并轉(zhuǎn)換成串行數(shù)據(jù)供串行端口發(fā)送。 EDA 技術(shù)發(fā)展歷程 EDA 技術(shù)伴隨著計(jì)算機(jī)、集成電路、電子系統(tǒng)設(shè)計(jì)的發(fā)展，經(jīng)歷了計(jì)算機(jī)輔助設(shè)計(jì) (Computer Assist Design， 簡(jiǎn)稱 CAD)、 計(jì)算機(jī)輔助工程設(shè)計(jì) (Compute Assist Engineering，簡(jiǎn)稱 CAE)和電子設(shè)計(jì) 自動(dòng)化 (E1ectronic Design Automation，簡(jiǎn)稱 EDA)三個(gè)發(fā)展階段。因此工程師們開始進(jìn)行二維平面圖形的計(jì)算機(jī)輔助設(shè)計(jì)(Computer Aided Design， CAD)，產(chǎn)生了第一代 EDA 工具。第一代 EDA 工具用于集成電路的版圖設(shè)計(jì)。產(chǎn)生了計(jì)算機(jī)輔助制造 (Computer Aided Manufacturing， CAM)、計(jì)算機(jī)輔助測(cè)試 (Computer Aided Test CAT) 和計(jì) 算機(jī) 輔助 工程 (Computer Aided Engineering CAE)等概念。此工具主要用來(lái)解決電路設(shè)計(jì)沒(méi)有完成之前的功能檢測(cè)等問(wèn)題。 EDA工具不僅具有電子系統(tǒng)設(shè)計(jì)的能力，而且能提供獨(dú)立于工藝和廠家的系統(tǒng)級(jí)設(shè)計(jì)能力，具有高級(jí)抽象的設(shè)計(jì)構(gòu)思手段。第三代 EDA 工具可以使電子系統(tǒng)工程師在不熟悉各種半導(dǎo)體廠家和各種半導(dǎo)體工藝的情況下，完成電子系統(tǒng)的設(shè)計(jì)。傳統(tǒng)手工設(shè)計(jì)方法對(duì)復(fù)雜電路的設(shè)計(jì)調(diào)試?yán)щy；在設(shè)計(jì)過(guò)程中對(duì)出現(xiàn)的錯(cuò)誤進(jìn)行查找和修改十分不便；不易管理在設(shè)計(jì)過(guò)程中產(chǎn)生的大量文檔；并且必須在設(shè)計(jì)完成后或生產(chǎn)出芯片后才能進(jìn)行實(shí)測(cè)，而 EDA 技術(shù)與其相比有著很大的優(yōu)勢(shì)：采用硬件描述語(yǔ)言，有利于復(fù)雜系統(tǒng)的設(shè)計(jì)；具有強(qiáng)大的系統(tǒng)建模和電路仿真功能；具有自主的知識(shí)產(chǎn)權(quán)；其開發(fā)技術(shù)更標(biāo)準(zhǔn)化和規(guī)范化；全方位的利用計(jì)算機(jī)的自動(dòng)設(shè)計(jì)、仿真和測(cè)試技術(shù)；對(duì)設(shè)計(jì)者的硬件知識(shí)和硬件經(jīng)驗(yàn)要求低。所謂“自頂向下”法就是設(shè)計(jì)者首先從整體上規(guī)劃整個(gè)系統(tǒng)的功能和性能，然后將系統(tǒng)劃分為規(guī)模較小、功能較為簡(jiǎn)單的局部模塊，并確立它們之間的相互關(guān)系，這種劃分過(guò)程可以不斷地進(jìn)行下去，直到劃分得到的單元可以映射到物理實(shí)現(xiàn)。 13 圖 321 自頂向下與自底向上的設(shè)計(jì)比較 自底向上的設(shè)計(jì)方法就是首先確定構(gòu)成系統(tǒng)的最底層的電路模塊或原件的結(jié)構(gòu)和功能，然后根據(jù)主系統(tǒng)的結(jié)構(gòu)和要求，將它們組合成更大的功能塊，使它們的結(jié)構(gòu)和功能滿足高層系統(tǒng)的要求。它可以用來(lái)解決系統(tǒng)最底層硬件的可獲得性和功能特性方面的諸多細(xì)節(jié)問(wèn)題，不過(guò)在整個(gè)逐級(jí)設(shè)計(jì)和測(cè)試過(guò)程中，有時(shí)可能會(huì)出現(xiàn)目標(biāo)器件的更換、某些技術(shù)指標(biāo)不滿足要求或提高運(yùn)行速度等問(wèn)題。而自頂而下的設(shè)計(jì)方法使系統(tǒng)被分成各個(gè)模塊的集合，然后將每個(gè)獨(dú)立模塊指派給不同的工作小組讓其分工合作，最后將不同的模塊集合成一整體系統(tǒng)模型，并對(duì)其進(jìn)行綜合測(cè)試和評(píng)價(jià)。 MAX+plus II 軟件介紹 MAX+PLUX II 開發(fā)工具是 Altera 自行設(shè)計(jì)的 EDA 軟件， Altera 是世界上最大可編程邏輯器件的供應(yīng)商之一。如圖 431所示。 用系統(tǒng)級(jí)行為描述表達(dá)一個(gè)包輸入輸出的頂層模塊，同時(shí)完成整個(gè)系統(tǒng)的模擬與性能分析 由 EDA綜合工具完成到工藝的映射 將系統(tǒng)劃分為各個(gè)功能模塊，每個(gè)模塊由更細(xì)化的行為描述表達(dá) 由各個(gè)功能模塊連成一個(gè)完整系統(tǒng) 由邏輯單元組成各個(gè)獨(dú)立的功能模塊 由基本門組成各個(gè)組合與時(shí)序邏輯單元 自頂向下（ Topdown） 自底向上（ Bottomup） 進(jìn)行整個(gè)系統(tǒng)的測(cè)試與性能分析 14 圖 331 MAX+PLUX II 軟件的集成電路 MAX+PLUX II 被普片認(rèn)為是最優(yōu)秀的 PLD開發(fā)平臺(tái)之一，適合開發(fā)中小規(guī)模PLD/FPGA MAX+PLUX II 軟件的設(shè)計(jì)流程：輸入設(shè)計(jì)項(xiàng)目和存盤；編輯文本文件；將設(shè)計(jì)項(xiàng)目設(shè)置成工程文件 Project；選擇目標(biāo)器件進(jìn)行編譯；波形編譯；時(shí)序仿真；引腳鎖定；編程下載。 圖 332 新建文件對(duì)話框 MAX+PLUX II 將用戶所設(shè)計(jì)的電路原理圖或電路描述轉(zhuǎn)變?yōu)?CPLD/FPGA 內(nèi)部的基本邏輯單元，寫入芯片中，從而實(shí)現(xiàn)用戶所設(shè)計(jì)的電路。 （ 2）與結(jié)構(gòu)無(wú)關(guān) MAX+plus II 系統(tǒng)的核心 Complier 支持 Altera 公司的 FLEX10K、 FLEX8000、MAX9000、 MAX7000、 MAX5000 和 Classic可編程邏輯器件，提供了世界上唯一真正與結(jié)構(gòu)無(wú)關(guān)的可編程邏輯設(shè)計(jì)環(huán)境。 ( 4 ) 豐富的設(shè)計(jì)庫(kù) MAX+plus II 提供豐富的庫(kù)單元供設(shè)計(jì)者調(diào)用，其中包括 74 系列的全部器件和多種特殊的邏輯功能（ MacroFunction）以及新型的參數(shù)化的兆功能（ MacroFunction）。 ( 6 ) 硬件描述語(yǔ)言（ HDL） Max+plus II 軟件支持各種 HDL 設(shè)計(jì)輸入選項(xiàng)，包括 VHDL、 Verilog、 HDL和 Altera 自己的硬件描述語(yǔ)言 AHDL。 . 項(xiàng)目編譯 使用編譯器 MAX+PLUSII 編譯設(shè)計(jì)項(xiàng)目時(shí)，編譯器將進(jìn)行設(shè)計(jì)錯(cuò)誤檢查、網(wǎng)表提取、邏輯綜合和器件適配等。 圖 345 VHDL 源代碼編譯過(guò)程 系統(tǒng)自動(dòng)通知應(yīng)選擇的下載器件 編譯過(guò)程 編譯成功 17 項(xiàng)目仿真 仿真的主要作用是驗(yàn)證工程的邏輯操作與時(shí)延的正確性。圖中的仿真是在邏輯綜合 、器件劃分、適配之后進(jìn)行的，只對(duì)邏輯綜合后符合規(guī)則的接點(diǎn)進(jìn)行仿真，其過(guò)程考慮了器件的物理結(jié)構(gòu)造成的延時(shí)，因此屬于時(shí)序仿真。如果沒(méi)有變化，看看是否因?yàn)轱@示比例太大，可以單擊圖左邊工具欄的縮小按鈕或顯