【正文】 公司首次創(chuàng)造，它剛開始是 4位， 50 多年來，數(shù)字電壓表有了不斷的進(jìn)步和提高。開始是 4位數(shù)碼顯示，然后是 5位、 6 位顯示，而現(xiàn)在發(fā)展到 7位、 8位數(shù)碼顯示；從最初的一兩種類型發(fā)展到原理不同的幾十種類型；從最早的采用繼電器、電子管發(fā)展到全晶體管、集成電路、微處理器化；從一臺(tái)儀器只能測(cè) 12 種參 數(shù)到能測(cè)幾十種參數(shù)的多用型；顯示器件也從輝光數(shù)碼管發(fā)展到等離子體管、發(fā)光二極管、液晶顯示器等。 本題目所設(shè)計(jì)的電壓、電流表 是利用模擬 /數(shù)字交換器（ A/D）原理，以十進(jìn)制數(shù)字形式顯示被測(cè)電壓值 、電流值 的儀表。 本設(shè)計(jì)預(yù)期 實(shí)現(xiàn)測(cè)量電壓變化范圍： 0~25V，電流變化范圍： 0~1500mA。 基于 Nios_II的電流 /電壓表設(shè)計(jì) 2 1 系統(tǒng)設(shè)計(jì)原理 本設(shè)計(jì)利用 AD7822 作為電壓、電流采樣端口，帶有 nios II 處理器的 FPGA作為系統(tǒng)的核心器件，用 LED 數(shù)碼管進(jìn)行數(shù)碼的顯示。 圖 1 系統(tǒng)原理圖 調(diào)理電路由電壓、電流衰減電路和電流 電壓轉(zhuǎn)換電路組成。同時(shí)，把讀取的 8位二進(jìn)制數(shù)據(jù)轉(zhuǎn)換成便于輸出的 3 位十進(jìn)制 BCD 碼送給數(shù)碼管，以顯示當(dāng)前測(cè)量電壓、電流值。 Quartus II 可以在 XP、 Linux 以及 Unix 上使用，除了可以使用 Tcl腳本完成設(shè)計(jì)流程外，提供了完善的用戶圖形界面設(shè)計(jì)方式。 Quartus II 支持 Altera 的 IP核，包含了 LPM/MegaFunction 宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡(jiǎn)化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。 2． 2 Nios II 軟核處理器簡(jiǎn)介 簡(jiǎn)介 Altera 正式推出了 Nios II 系列 32 位 RSIC 嵌入式處理器。 Altera 的 Stratix 、 Stratix GX、 Stratix II和 Cyclone 系列 FPGA 全面支持 Nios II 處理器，以后推出的 FPGA 器件也將支持 Nios II。剛推出的 Nios II 系列采用全新的架構(gòu)，比第一代 Nios 具有更高水平的效率和性能。 Nios II 系列包括 3 種產(chǎn)品，分別是： Nios II/f（快速） —— 最高的系統(tǒng)性能，中等 FPGA 使用量； Nios II/s（標(biāo)準(zhǔn)） —— 高性能，低 FPGA 使用量； Nios II/e(經(jīng)濟(jì) )—— 低性能，最低的 FPGA 使用量。 特別是， Nios II 系列支持使用專用指令。用戶能為系統(tǒng)中使用的每個(gè) Nios II 處理器創(chuàng)建多達(dá) 256 個(gè)專用指令，這使得設(shè)計(jì)者能夠細(xì)致地調(diào)整系統(tǒng)硬件以滿足性能目標(biāo)。同時(shí)， Nios II 系列支持 60 多個(gè)外設(shè)選項(xiàng)，開發(fā)者能夠選擇合適的外設(shè)，獲得最合適的處理器、外設(shè)和接口組合，而不必支付根本不使用的硅片功能。另外， Altera 提供了一鍵式移植選項(xiàng)，可以升級(jí)至 Nios II 系列。 基于 Nios_II的電流 /電壓表設(shè)計(jì) 4 Nios II 處理器具有完善的軟件開發(fā)套件，包括編譯器、集成開發(fā)環(huán)境（ IDE）、JTAG 調(diào)試器、實(shí)時(shí)操作系統(tǒng)（ RTOS）和 TCP/IP 協(xié)議棧。 使用 Nios II 軟件開發(fā)工具能夠?yàn)?Nios II 系統(tǒng)構(gòu)建軟件，即一鍵式自動(dòng) 生成適用于系統(tǒng)硬件的專用 C/C++運(yùn)行環(huán)境。此外， Nios II 開發(fā)套件包括兩個(gè)第三方實(shí)時(shí)操作系統(tǒng)（ RTOS） —— MicroC/OSII(Micrium)， Nucleus Plus(ATI/Mentor)以及供網(wǎng)絡(luò)應(yīng)用使用的 TCP/IP 協(xié)議棧。隨著系統(tǒng)日益先進(jìn)，基于標(biāo)準(zhǔn)處理器的方案會(huì)被淘汰，而基于 Nios II 處理器的方案是基于 HDL 源碼構(gòu)建的， 能夠修改以滿足新的系統(tǒng)需求，避免了被淘汰的命運(yùn)。 Nios II 軟核處理器特性 嵌入式處理器 Nios II 系列為 Altera FPGA 和可編程片上系統(tǒng) (SOPC)的集成應(yīng)用專門做了優(yōu)化。 ① JTAG 調(diào)試模塊 ： JTAG 調(diào)試模塊提供了通過遠(yuǎn)端 PC主機(jī)實(shí)現(xiàn) Nios II 處理器的在芯片控制、調(diào)試和通訊功能，這是 Nios II 處理器的一個(gè)極具競(jìng)爭(zhēng)力的特性。 ③ 外圍設(shè)備及接口 ： Nios II 開發(fā)套件包括一套標(biāo)準(zhǔn)外圍設(shè)備庫，在 Altera的 FPGA 中可以免費(fèi)使用。 Avalon 交換式總線可以通過調(diào)用 SOPC Builder 設(shè)計(jì)軟件自動(dòng)生成 。圖 223表示了典型 NIosII 系統(tǒng)的硬件組成 圖 223 NIosII系統(tǒng) 硬件組成 開發(fā)工作流程： 1 初期工作：需要軟硬件結(jié)合處理，對(duì)系統(tǒng)進(jìn)行需求分析。 2 硬件開發(fā)：用 SOPC Builder 定義 NiosII 處理器系統(tǒng)，用 Quartus 軟件定義器件、分配管腳并編譯。 4 下載到開發(fā)板上進(jìn)行驗(yàn)證 5 成功完成 NiosII 系統(tǒng)設(shè)計(jì) a 硬件開發(fā)流程 用 SOPC Builder 來選擇合適的 CPU、存儲(chǔ)器及外圍器件，比如片內(nèi)存儲(chǔ)器、PIO、 UART 和片外存儲(chǔ)器接口。編譯完后生適合目標(biāo)器件的網(wǎng)表。當(dāng)校驗(yàn)硬件或時(shí)鐘完畢時(shí)軟件開發(fā)工作就可以開始了 b 軟件開發(fā)流程 系統(tǒng)軟件設(shè)計(jì)具體工作如下： 1 在用 SOPC Builder 系統(tǒng)集成軟件進(jìn)行硬件設(shè)計(jì)同時(shí)，局開始編寫 C/C++軟件，比如算法或控制程序。這個(gè)系統(tǒng)庫可以為程序和底層硬件的通信提供接口驅(qū)動(dòng)程序 3 使用 NiosII IDE 編譯調(diào)試軟件 4 硬件以下到板上的基礎(chǔ)上將軟件下載到開發(fā)板上并在硬件上運(yùn)行。一方面它是片上系統(tǒng) — 即由單個(gè)芯片完成整個(gè)系統(tǒng)的主要邏輯功能；另一方面，它是可編程系統(tǒng)，具有靈活的設(shè)計(jì)方式，可裁減 、擴(kuò)充、升級(jí)，并具備軟硬件在系統(tǒng)可編程的功能。 SOPC Builder 簡(jiǎn)介 SOPC Builder 是 Altera 公司推出的一種可加快在 PLD 內(nèi)實(shí)現(xiàn)嵌入式處理器相關(guān)設(shè)計(jì)的工具，其功能與 PC 應(yīng)用程序中的引導(dǎo)模板（ wizard）類似，旨在提高設(shè)計(jì)者的效率。 SOPC Builder 庫中已有的組件包括： 處理器：包括片內(nèi)處理器和片外處理器接口 。 SOPC Builder 用戶界面 打開 QuaratusII 的一個(gè)項(xiàng)目，選擇 QuaratusII 工具欄（ Tool 菜單）中的SOPC Builder選項(xiàng)，就啟動(dòng)了 SOPC Builder。 a 系統(tǒng)元件頁 用戶在系統(tǒng)元件頁中定義所需的系統(tǒng)。在模塊表中列出的是用戶已添加到系統(tǒng)中的模塊。 模塊表中列出的是用戶添加到用戶所設(shè)計(jì)的系統(tǒng)中的模塊，包括橋、總線接口、 CPU、存儲(chǔ)器接口、外圍設(shè)備等。這項(xiàng)設(shè)置非常重要，因?yàn)?SOPC Builder 是利用所選器件的結(jié)構(gòu)優(yōu)勢(shì)來產(chǎn)生系統(tǒng)邏輯的。 SOPC Builder的 buildin testbench 發(fā)生器還利用這項(xiàng)設(shè)置來產(chǎn)生用戶所要求的頻率。這個(gè)附加頁可以讓用戶用來設(shè)置一些附加的參數(shù)或者與系統(tǒng)中其它元件的相連關(guān)系。對(duì)于用到的系統(tǒng)設(shè)置頁的元件， SOPC Builder 會(huì)對(duì)用戶添加到系統(tǒng)中的這個(gè)元件的每種情況都生成一個(gè)系統(tǒng)設(shè)置頁。 c 系統(tǒng)生成頁 系統(tǒng)生成也是用來生成系統(tǒng)的。如圖 232所示 點(diǎn)擊 generate 按鈕來生成所設(shè)計(jì)的系統(tǒng)。 SPI 的通信原理很簡(jiǎn)單，它以主從方式工作，這種模式通常有一個(gè)主設(shè)備和一個(gè)或多個(gè)從設(shè)備，需要至少 4 根線，事實(shí)上 3 根也可以（用于單向傳輸時(shí)，也就是半雙工方式）。 （ 1） SDO – 主設(shè)備數(shù)據(jù)輸出，從設(shè)備數(shù)據(jù)輸入 （ 2） SDI – 主設(shè)備數(shù)據(jù)輸入，從設(shè)備數(shù)據(jù)輸出 （ 3） SCLK – 時(shí)鐘信號(hào)，由主設(shè)備產(chǎn)生 （ 4） CS – 從設(shè)備使能信號(hào)，由主設(shè)備控制 基于 Nios_II的電流 /電壓表設(shè)計(jì) 10 其中 CS是控制芯片是否被選中的，也就是說只有片選信號(hào)為預(yù)先規(guī)定的使能信號(hào)時(shí)（高電位或低電位），對(duì)此芯片的操作才有效。 Nios系統(tǒng)的所有外設(shè)都是通過 Avalon 總線與 Nios CPU 相接的， Avalon總線是一種協(xié)議較為簡(jiǎn)單的片內(nèi)總線， Nios通過 Avalon 總線與外界進(jìn)行數(shù)據(jù) 交換。這樣就簡(jiǎn)化了 Avalon 總 線的時(shí)序行為，而且便于集成高速外設(shè)。 ● 所有的信號(hào)都是高電平或低電平有效，便于信號(hào)在總線中高速傳輸。因此外設(shè)即使在未被選中時(shí)也不需要將輸出置為高阻態(tài)。外設(shè)不需要識(shí)別地址總線周期和數(shù)據(jù)總線周期，也不需要在未被選中時(shí)使輸出無效。 選用本款 Altera 器件來進(jìn)行設(shè)計(jì)的原因 ① CycloneII 是 Altera 公司推出的第二代產(chǎn)品，速度較快，邏輯資源豐富，是性價(jià)比很高的 FPGA器件之一。 ② ALTERA DE1 開發(fā)板，資源非常豐富，包括 VGA、音頻、 UART 和豐富的 GPIO，符合本系統(tǒng)的需求。所帶的 EDA工具具有豐富的調(diào)試資源，如綜合器，仿真器和時(shí)序器。 如圖 3121 所示，為 SOPC Builder 的圖形界面。 CPU 的配置方法如下： 雙擊 NiosII P